畢業設計-基于i2c總線的遠程數據采集系統(編輯修改稿)

　

【文章內容簡介】 理器的 I/O 接口相連接，組成自動溫度控制系統，這種系統克服課模擬傳感器與微處理器接口時需要信號調理電路和 A/D 轉換器的弊端，被廣泛應用于工業控制、電子測溫等各種溫度控制系統中，數字溫度傳感器中比較有代表性的有 DS18B20等。 本設計為設計方便，性能穩定，準確性高，決定選用半導體集成溫度傳感器，由于基于 I2C 總線的遠程數據采集系統 5 DS18B20 采用的是單總線技術，不支持 I2C 總線，所以選用 AD590 模擬溫度傳感器。 LCD液晶驅動器的選型 方案一： LCD 字符型液晶驅動器 PCF2113 是 LCD 字符型液晶驅動器，自身帶有 I2C 接口， I2C 速率是 400khz，工作電壓為 5V，可驅動兩行、每行 12 個字符，片內可產生 LCD 偏置電壓，功耗很低且本身自帶片內 RAM，但是外圍引腳多，操作繁瑣。 方案二： LED 驅動器 ZLG7290 ZLG7290是一種具有 I2C接口的鍵盤及 LED驅動管理器件 , 提供數據譯碼和循環、移位、段尋址等控制。它能夠直接驅動 8位共陰式數碼管 (或 64只獨立的 LED ), 并可擴展驅動電流和驅動電壓。 本系統利用 I2C 總線接口，直接用數碼管顯示，所以選用 ZLG7290 可滿足要求。 A/D轉換器的選型 考慮到選用的 A/D 轉換器應該有 I2C 總線接口，精度達到 8 位就可以滿足要求，芯片內部應該有多個通道來配合 I2C 總線進行多點的數據采集，選用 PCF8591 芯片。 本章節主要介紹了系統的整體方案，給出了系統的設計方法和設計思路，同時對系統中的各個器件進行選型，為系統的硬件設計最好準備。 陜西科技大學畢業論文（設計說明書） 6 3 P89LPC922單片機及 I2C接口 P89LPC922單片機 概述 P89LPC922 是一款單片封裝的微控制器，適合于許多要求高集成度、低成本的場合，可以滿足多方面的性能要求。 P89LPC922 采用了高性能的處理器結構，指令執行時間只需要 2～ 4 個時鐘周期， 6 倍于標準 80C51 器件。 P89LPC92 集成了許多系統級的功能，這樣可大大地減少元件的數目、電路板面積以及系統的成本。 LPC922的運算速度很快，當操作頻率為 12MHz時，除乘法和除法指令外 80C51CPU的指令執行時間為 167~333ns。同一時鐘頻率 下， LPC922 的速度為標準 80C51 器件的6 倍。只需要較低的時鐘頻率即可達到同樣的性能，這樣無疑降低了功耗 EMI； LPC922的操作電壓范圍為 ～ 。 I/O 口可承受 5V（可上拉或驅動到 ）的電壓；它有2 個 16 位定時 /計數器，每一個定時器均可設置為溢出時觸發相應端口輸出或作為 PWM輸出； LPC922 有 400kHz字節寬度的 I2C 通信端口；可以直接實現 I2C 總線通信；有 8個鍵盤中斷輸入，另加 2 路外部中斷輸入； 4 個中斷優先級；低電平復位，使用片內上電復位時不需要外接元件。復位計數器和復位干擾抑制 電路可防止虛假和不完全的復位。另外還提供軟件復位功能；可配置的片內振蕩器及其頻率范圍和 RC 振蕩器選項（通過用戶可編程 Flash配置位選擇），選擇 RC 振蕩器時不需要外接振蕩器件。振蕩器選項支持的頻率范圍為 20KHz~12MHz可選擇 RC振蕩器選項并且其頻率可進行很好的調節； LPC922 有可編程端口輸出模式，準雙向口，開漏輸出，推挽和僅為輸入功能模 。 所有口線均有 LED 驅動能力 20mA； LPC922 最少有 15 個 I/O 口，選擇片內振蕩和片內復位時可多達 18 個 I/O 口。 芯片內部框圖 LPC922 單片機 的功能框圖如 31 所示。 基于 I2C 總線的遠程數據采集系統 7 圖 31 功能框圖 引腳配置 P0 口是一個可由用戶定義輸出類型的 8 位 I/O 口。在上電復位時， P0 鎖存器配置為內部上拉禁止的僅為輸入模式。 P0 口由口配置寄存器設定為輸出或輸入模式，每一個管腳均可單獨設定。 P0 口具有鍵盤輸入中斷功能。所有管腳都具有施密特觸發輸入。引腳有 1， 20， 19， 18， 17， 16， 14， 13。 P1 是一個可由用戶定義輸出類型的 8 位 I/O口。在上電復位時 P1 鎖存器配置為內部上拉禁止的僅為輸入模式 。 P1 口由口配置寄存器設定為輸出或輸入模式，每一位均可單獨設定。 、 作為輸出時為開漏。 為僅為輸入模式。所有管腳都具有施密特觸發輸入。引腳 12， 11， 10， 9， 8， 4， 3， 2；其中 4 引腳是 RST 外部復位輸入 (通過 Flash 配置選擇 )。作為復位管腳時，輸入的低電平會使芯片復位， I/O 口和外圍功能進入默認狀態，處理器從地址 0 開始執行。 P3 口是一個可由用戶定義輸出類型的 2 位 I/O 口，在上電復位時， P3 鎖存器配置為內部上拉禁止的僅為輸入模式。 P3 口由口配置寄存器設定為輸出或輸入模式，每一個管腳 均可單獨設定，所有管腳都具有施密特觸發輸入。 I/O口 LPC922 有 3 個 I/O 口 P0、 P1 和 P3。 P0 和 P1 為 8 位 I/O 口而 P3 為 2 位 I/O 口。I/O 口的具體數目取決于所選擇的振蕩和復位方式，具體如表 31。 陜西科技大學畢業論文（設計說明書） 8 表 31 可用的 I/O 口數目 時鐘源 復位選項 I/O口數目 片內振蕩器或 看門狗振蕩器 無外部復位上電時除外 18 使用外部復位腳 RST 17 外部時鐘輸入 無外部復位上電時除外 17 使用外部復位腳 RST 16 低 /中 /高速振蕩器 外部晶振或諧振器 無外部復位上電時除外 16 使用外部復位腳 RST 15 I/O端口配置 除了 3 個口（ 、 和 ）以外， LPC922 其他所有的 I/O 口均可由軟件配置成 4 種輸出類型之一，四種輸出類型分別為：準雙向口 （ 標準 8051 輸出模式）（ =0， =0）；推挽（ =0， =1）；開漏輸出（ =1，=1）；僅為輸入功能（ =1， =0）。 每個口配置 2 個控制寄存器控制每個管腳輸出類型。 (RST)只能作為輸入口，無法進行配置。 (SCL/T0)和 (SDA/INT0)只能配置為輸入口或開漏口。 準雙向口輸出配置 準雙向口輸出類型可用作輸出和輸入功能而不需重新配置口線輸出狀態。這是因為當口線輸出為 1 時驅動能力很弱，允許外部裝置將其拉低。當管腳輸出為低時，它的驅動能力很強，可吸收相當大的電流。準雙向口除了有三個上拉晶體管適應不同的需要外，其特性和開漏輸出有些相似。 LPC922 為 3V器件，但管腳可承受 5V電壓。在準雙向口模式中如果用戶在管腳加上 5V電壓將會有電流從管腳流向 VDD。這將導致額外的功率消耗，因此建議不要在準雙向口模式中向管腳施加 5V電壓。 準雙向口帶有一個施密特觸發輸入以及一個干擾抑制電路。 開漏輸出配置 當口線鎖存器為 ?0?時，開漏輸出關閉所有的上拉晶體管而僅驅動端口的下拉晶體管。作為一個邏輯輸出時這種配置方式必須有外部上拉，一般通過電阻 外接到 VDD。 開漏端口帶有一個施密特觸發輸入以及一個干擾抑制電路。 僅為輸入配置 該配置無輸出驅動器，它帶有一個施密特觸發輸入口以及一個干擾抑制電路。 基于 I2C 總線的遠程數據采集系統 9 推挽輸出配置 推挽輸出配置的下拉結構和開漏輸出以及準雙向口的下拉結構相同，但當鎖存器為?1?時提供持續的強上拉。推挽模式一般用于需要更大驅動電流的情況。 推挽管腳帶有一個施密特觸發輸入以及一個干擾抑制電路。 中斷 LPC922 采用 4 中斷優先級結構。這為 P89LPC922 的多中斷源的處理提供了極大的靈活性。 LPC922 支持 12 個中斷源：外部中斷 0 和 定時器 0 和 串口 Tx、串口Rx、組合的串口 Tx/Rx、掉電檢測、看門狗 /實時時鐘、 I2C、鍵盤中斷和比較器 1 和 2。 任何一個中斷源均可通過對 IEN0 和 IEN1 中相應的位置位或清零，實現單獨使能或禁止。 IEN0 中還包含了一個全局禁止位 EA，它可禁止所有中斷。 每個中斷源都可被單獨設置為四個中斷優先級之一，分別通過清零或置位 IP0、IP0H、 IP IP1H 中相應位來實現（ 00——最低優先級， 11——最高優先級）。一個中斷服務程序可響應更高級的中斷，但不能響應同優先級或低級中斷。最高 級中斷服務程序不響應其它任何中斷。如果兩個不同中斷優先級的中斷源同時申請中斷時，響應較高優先級的中斷申請。 如果兩個同優先級的中斷源同時申請中斷，那么通過一個內部查詢順序序列確定首先響應哪一個中斷請求，這叫做仲裁隊列。 I2C總線接口 概述 I2C（全稱： inter integrated chips）是一種串行通信協議，專利權歸屬于 Philips 公司。 I2C 有三種速度模式：標準模式（ 0～ 100kbps）、快速模式（ 0～ 400kbps）、高速模式（ 0～ ）。有嚴格的規范，如接 口的電氣特性、信號時序、信號傳輸的定義、總線狀態設置、總線管理規則及總線狀態處理等。 LPC922 器件提供字節方式的 I2C 接口所支持的最大數據傳輸速率為 400kHz。 I2C 總線用兩條線 SDA 和 SCL在總線和器件之間傳遞信息。 I2C 總線的傳輸模式是主機和從機之間為雙向數據傳送，這樣主機和從機之間可以相互訪問； I2C 總線也是多主機總線，它不存在中央主機；在總線上的器件都可以當做主機來發送數據；多主機同時傳送時進行仲裁來避免總線上數據沖突；而且串行時鐘同步使得不同位速率的器件可以通過一條串行總線進行通信； 典型的 I2C 總線配置如圖 32 所示。 陜西科技大學畢業論文（設計說明書） 10 V C CR pR pL P C 9 2 2S D AS C LS C LA / D 轉 換S D AS C LL E D 驅 動S D AS C LI 2 C 總 線●●●●●●●● 圖 32 I2C 總線配置 I2C特殊功能寄存器描述 I2DAT 包含要發送的數據或剛接收的數據。當 8 位直接尋址寄存器沒有處理移位數據時， CPU可對其進行讀和寫。這意味著用戶只能在 SI 置位時對 I2DAT 進行訪問。I2DAT 中的數據在 SI 置位時一直保持不變。 I2DAT 中的數據總是從右向左移位。寄存器各位如圖 33。 I 2 D A T . 7 I 2 D A T . 1I 2 D A T . 2I 2 D A T . 3I 2 D A T . 4I 2 D A T . 5I 2 D A T . 6 I 2 D A T . 0不 可 位 尋 址復 位 源 ： 任 何 復 位復 位 值 ：0 0 0 0 0 0 0 0 BI 2 D A T 地 址 ： D A H 7 6 5 4 3 2 1 0 圖 33 I2C 數據寄存器 CPU可以對 I2ADR 寄存器進行讀或寫操作。該寄存器僅 在 I2C 處于從模式下才使用。在主模式中該寄存器的內容無效。 I2ADR 的最低位 (LSB)為通用調用位。當該位置位時對通用調用地址 (00H)進行識別。寄存器各位功能如圖 34。 I 2 A D R . 1I 2 A D R . 2I 2 A D R . 3I 2 A D R . 4I 2 A D R . 5I 2 A D R . 6 G C不 可 位 尋 址復 位 源 ： 任 何 復 位復 位 值 ：0 0 0 0 0 0 0 0 BI 2 A D R 地 址 ： D B H 7 6 5 4 3 2 1 0I 2 A D R . 7位 符 號 功 能I 2 A D R . 7 ~ 1 I 2 A D R . 6 ~ 0 七 位 自 身 從 地 址 。 當 處 于 主 模 式 時 ， 改 寄 存 器 內 容 無 效 。I