基于fpga的直流電機控制系統(tǒng)硬件設(shè)計(編輯修改稿)

　

【文章內(nèi)容簡介】 引腳名稱 功能 1號引腳 輸出使能端，低電平有效 19號引腳 輸出使能端，低電平有效 1A1—1A4( 8號引腳 ) 數(shù)據(jù)輸入端 1Y1—1Y4(12/14/16/18腳 ) 總線輸出端 GND(10號引腳 ) 接地（ 0V） 2A1—2A4(11/13/15/17腳 ) 數(shù)據(jù)輸入端 2Y1—2Y4( 9腳 ) 總線輸出端 Vcc（ 20號引腳） 電源端 (+5v) 1TCK12GND3TDO14VCC5TMSI6B67B78B89TDI110GNDJTAG1 JTAG 接口 1 JTAG(Joint Test Action Group。聯(lián)合測試行動小組 )是一種國際標準測試協(xié)議（ IEEE 兼容），主要用于芯片內(nèi)部測試。現(xiàn)在多數(shù)的高級器件都支持 JTAG協(xié)議，如 DSP、 FPGA 器件等。標準的 JTAG 接口是 4 線： TMS、 TCK、TDI、 TDO，分別為模式選擇、時鐘、數(shù)據(jù)輸入和數(shù)據(jù)輸出線。 JTAG 最初是用來對芯片進行測試的， JTAG 的基本原理是在器件內(nèi)部定義一個 TAP（ Test Access Port。測試訪問口）通過專用的 JTAG 測試工具對進行內(nèi)部節(jié)點進行測試。 JTAG 測試允許多個器件通過 JTAG 接口串聯(lián)在一起，形成一個 JTAG 鏈，能實現(xiàn)對各個器件分別測試。現(xiàn)在， JTAG 接口還常用于實現(xiàn) ISP（ InSystem Programmable?在線編 程），對 FLASH 等器件進行編程。 JTAG 編程方式是在線編程，傳統(tǒng)生產(chǎn)流程中先對芯片進行預編程現(xiàn)再裝到板上因此而改變，簡化的流程為先固定器件到電路板上，再用 JTAG 編程，從而大大加快工程進度。 JTAG 接口可對 PSD 芯片內(nèi)部的所有部件進行編程 具有 JTAG 口的芯片都有如下 JTAG 引腳定義： TCK—— 測試時鐘輸入； TDI—— 測試數(shù)據(jù)輸入，數(shù)據(jù)通過 TDI 輸入 JTAG 口； TDO—— 測試數(shù)據(jù)輸出，數(shù)據(jù)通過 TDO 從 JTAG 口輸出； TMS—— 測試模式選擇， TMS 用來設(shè)置 JTAG口處于某種特定的測試模式。 可選引腳 TRST—— 測試復位，輸入引腳，低電平有效。 1+2VCCJP2Header 2 12345678910111213141516171819202122232425C2C3C4C5C6C11C12C13C14C15C8DB1 DB1(25 引腳 ) 并行口與串行口的區(qū)別是交換信息的方式不同，并行口能同時通過 8 條數(shù)據(jù)線傳輸信息，一次傳輸一個字節(jié)；而串行口只能用 1 條線傳輸一位數(shù)據(jù)，每次傳輸一個字節(jié)的一位。并行口由于同時傳輸更多的信息，速度明顯高于串行口，但串行口可以用于比并行口更遠距離的數(shù)據(jù)傳輸。 25 針并行口插口的針腳功能： 針腳 功能 針腳 功能 1 選通 (STROBE 低電平 ) 10 確認 (ACKNLG 低電平 ) 2 數(shù)據(jù)位 0 (DATAO) 11 忙 (BUSY) 3 數(shù)據(jù)位 1 (DATA1) 12 卻紙 (PE) 4 數(shù)據(jù)位 2 (DATA2) 13 選擇 (SLCT) 5 數(shù)據(jù)位 3 (DATA3) 14 自動換行 (AUTOFEED 低電平 ) 6 數(shù)據(jù)位 4 (DATA4) 15 錯誤觀點 (ERROR 低電平 ) 7 數(shù)據(jù)位 5 (DATA5) 16 初始化成 (INIT 低電平 ) 8 數(shù)據(jù)位 6 (DATA6) 17 選擇輸入 (SLCTIN 低電平 ) 9 數(shù)據(jù)位 7 (DATA7) 1825 地線路 (GND) D0D7 為數(shù)據(jù)線 , S0S7 為狀態(tài)線 , C2: 重置打印機并且清空數(shù)據(jù)緩沖區(qū) .(nInitialize) C3: 保留 .置高電平打開數(shù)據(jù)輸入 .啟動計算機時置 0.(nSelectIn) 地線 : 從 G0G7 的針是接地用的 , 他們一般是用來完善電路的 . 綜上所述，在我的應用程序里使用數(shù)據(jù)線而不是具有保留位的控制線或者狀態(tài)線作 為數(shù)據(jù)傳輸。原因顯而易見：我們可以發(fā)送任何數(shù)據(jù)到數(shù)據(jù)線上，比如 00000000，這樣 8 根針就沒有任何電壓（ 0 伏特）；當然也可以發(fā)送 11111111（ 255），這樣每根針都有＋ 5 伏特的電壓。但是如果我們使用控制線，他有 C0， C1 和 C3 是保留，當我們發(fā)送 0000000 的時候，他卻只能是 0100，所以這樣數(shù)據(jù)就不正確了。 信號 數(shù)據(jù)位 針腳 方向 Strobe 172。C0 1 Output +Data Bit 0 D0 2 Output +Data Bit 1 D1 3 Output +Data Bit 2 D2 4 Output +Data Bit 3 D3 5 Output +Data Bit 4 D4 6 Output +Data Bit 5 D5 7 Output +Data Bit 6 D6 8 Output +Data Bit 7 D7 9 Output Acknowledge S6 10 Input +Busy 172。S7 11 Input +Paper End S5 12 Input +Select In S4 13 Input Auto Feed 172。C1 14 Output Error S3 15 Input Initialize C2 16 Output Select 172。C3 17 Output Ground 1825 Ground 串行口的典型代表是 RS232C 及其兼容插口，有 9 針和 25 針兩類。 25 針串行口具有 20mA 電流環(huán)接口功能，用 1 1 25 針來實現(xiàn)。 其針腳功能如下： 針腳 功能 針腳 功能 1 未用 2 發(fā)出數(shù)據(jù) (TXD) 11 數(shù)據(jù)發(fā)送 (一 ) 3 接受數(shù)據(jù) (RXD) 1217 未用 4 請求發(fā)送 (RTS) 18 數(shù)據(jù)接收 (+) 5 清除發(fā)送 (CTS) 19 未用 6 數(shù)據(jù)準備好 (DSR) 20 數(shù)據(jù)終端準備好比 (DTR) 7 信號地線路 (SG) 21 未用 8 載波檢測 (DCD) 22 振鈴指示精神 (RI) 9 發(fā)送返回 (+) 2324 未用 10 未用 25 接收返回 (一 ) 高速 AD 和 RS232 串口電路 MAX3232CSA 引腳功能： 1 14 號引腳于串口相連， 13 號引腳向外部輸出數(shù)據(jù)， 14 號引腳接受外部數(shù)據(jù) 12\ 11 號引腳于芯片 EP1C6Q240C8 連接，作用于信號的傳輸。 TLC5510 TLC5510 是一種新型數(shù)模轉(zhuǎn)換器件（ ADC） 引腳功能： AD 和 DA 轉(zhuǎn) 換電路以及 AS 下載模塊 GND13VCC11IN026msb21212220IN12723192418IN2282582615IN312714lsb2817IN42EOC7IN53ADDA25IN64ADDB24ADDC23IN75ALE22ref()16ENABLE9START6ref(+)12CLOCK10U13ADC0809+5VAB0AB1AB2AB3AB4AB5AB6AB7EOCENABLESTARTCLK_AD3261 574U14uA741R84100+12V12V+5V1AD_IN1 ADC0809 ADC0809 芯片有 28 條引腳，采用雙列直插式封裝， ADC0809 的工作過程是：首先輸入 3位地址，并使 ALE=1，將地址存入地址鎖存器中。此地址經(jīng)譯碼選通 8路模擬輸入之一到比較器。 START 上升沿將逐次逼近寄存器復位。下降沿啟動 A／D轉(zhuǎn)換，之后 EOC 輸出信號變低，指示轉(zhuǎn)換正在進行。直到 A／ D 轉(zhuǎn)換完成， EOC變?yōu)楦唠娖剑甘?A／ D 轉(zhuǎn)換結(jié)束，結(jié)果數(shù)據(jù)已存入鎖存器，這個信號可用作中斷申請。當 OE 輸入高電平時，輸出三態(tài)門打開，轉(zhuǎn)換結(jié)果的數(shù)字量輸出到數(shù)據(jù)總線上。 其引 腳功能如下： IN0～ IN7： 8 路模擬量輸入端 D0～ D7： 8位數(shù)字量輸出端 ADDA、 ADDB、 ADDC： 3 位地址輸入線，用于選通 8路模擬輸入中的一路 ALE：地址鎖存允許信號，輸入，高電平有效 START： A／ D 轉(zhuǎn)換啟動信號，輸入，高電平有效 EOC： A／ D 轉(zhuǎn)換結(jié)束信號，輸出，當 A／ D 轉(zhuǎn)換結(jié)束時，此端輸出一個高電平 （轉(zhuǎn)換期間一直為低電平）。 OE：數(shù)據(jù)輸出允許信號，輸入，高電平有效。當 A／ D轉(zhuǎn)換結(jié)束時，此端輸入 一個高電平，才能打開輸出三態(tài)門，輸出數(shù)字 量 CLK：時鐘脈沖輸入端。要求時鐘頻率不高于 640KHZ REF（ +）、 REF（ ）：基準電壓 Vcc：電源，單一＋ 5V GND：地 GND3GND10Vcc20Iout111lsbDI07Iout212DI16DI25Rfb9DI34DI416Vref8DI515DI614msbDI713ILE19WR218CS1WR12Xfer17U17 DAC0832DWR1DCS1+5V+12VD/A 電路+5VDVoutIOUT13261 574U15uA74112VIOUT2C13 68pDDB0DDB1DDB2DDB3DDB4DDB5DDB6DDB71DA_OUT223647185U7Op AmpR6510kR705k+12V12VR6220kR5920k+5VOut_Bi1DA_OUT1 U17DAC0832 DAC0832 輸出的是電流，一般要求輸出是電壓，所以還必須經(jīng)過一個外接的運算放大器轉(zhuǎn)換成電壓 引腳功能： D10~D17：數(shù)字信號輸入端 ILE：輸入寄存器允許，高電平有效 CS：片選信號，低電平有效 WR1：寫信號 1，低電平有效 XFER：傳送控制信號，低電平有效 WR2：寫信號 2，低電平有效 IOUT IOUT2： DAC 電流輸出端 Rfb：是集成在片內(nèi)的外接運放的反饋電阻 Vref：基準電壓（ 12~12V） Vcc：是源電壓（ +5~+15V） AGND：模擬地 NGND：數(shù)字地，可與 AGND 接在一起使用 1 23 45 67 89 10JP3JTAGTCKTDOTMSTDI10KR10110K10KR10010K10KR9910K++ JTAG 引腳功能： TCK:測試時鐘輸入 TDO:測試數(shù)據(jù)輸出 TDI:測試數(shù)據(jù)輸入 TMS:測試模式選擇 1 23 45 67 89 10JP4AS_DOWNLOADDCLKCONF_DONEnCONFIGDATA0ASD+nCEnCS 引腳功能： DCLK:時鐘周期控制 CONF_DONE:通過外部上拉電平 nCONFIG:選擇引腳配置 DATA0：接入數(shù)據(jù)信號 關(guān)于 PCB 文件、原理圖文件都放在附件里面了，還有生成的 原理圖元件庫、 PCB 元件庫都在里面 基于 EP1C6Q240C8 的直流電機硬件設(shè)計電路 所有模塊均在里面； 張旭東 2021 年 3 月