基于vhdl語言的數(shù)字頻帶系統(tǒng)的建模與設(shè)計(jì)(編輯修改稿)

　

【文章內(nèi)容簡介】 ）的初始相位。在頻移鍵控中 和 不攜帶任何信息，通常為零。所以， 2FSK 信號的表達(dá)式可簡化為 ( t ) = g(t n ) cos( t)+ g(t n cos( t （ 212） 2FSK 信號的產(chǎn)生方法也有兩種。一種是才用模擬調(diào)制電 路來實(shí)現(xiàn)，這里不再闡述。例外一種是可以采用鍵控法來實(shí)現(xiàn)，即在二進(jìn)制基帶矩形脈沖序列的控制下通過開關(guān)電路對兩個(gè)不同獨(dú)立頻率進(jìn)行選通，使其在一個(gè)碼元 期間輸出 和 兩個(gè)載波之一，其原理圖如圖 35所示： 數(shù)字頻帶系統(tǒng)的 建模與 設(shè)計(jì) 第 8 頁，共 54 頁 輸入 輸出 圖 35 用鍵控法實(shí)現(xiàn) 2FSK 的調(diào)制原理框圖 用這兩種方法產(chǎn)生的 2FSK 信號的差異在于：由調(diào)頻法產(chǎn)生的 2FSK 信號在相鄰碼元之間的相位是連續(xù)變化的。（稱為連續(xù)相位的 FSK），而鍵控法產(chǎn)生的 2FSK 信號，是由電子開關(guān)在兩個(gè)獨(dú)立的頻率源之間轉(zhuǎn)換形成，故相鄰碼元之間的相位不一定連續(xù)。 2. 2FSK 解調(diào)的原理 2FSK 解調(diào)依然有兩種方法：非相干解調(diào)法和相干解調(diào)法。其解調(diào)的原理是將 2FSK信號分為上下兩路 2ASK 信號分別進(jìn)行解調(diào)，然后進(jìn)行判決。這里的抽樣判決是直接比較兩路信號值的大小，判決規(guī)則與調(diào)制規(guī)則要相呼應(yīng)，調(diào)制時(shí)若規(guī)定“ 1”符號對應(yīng)載波頻率 則接收時(shí)上之路的抽樣值較大，應(yīng)判為“ 1”；反之判為“ 0”。相干解調(diào)和非相干解調(diào)法的原理圖分別如圖 36 和 37 所示 輸入 定時(shí)脈沖 輸出 圖 36 用相干解調(diào)法實(shí)現(xiàn) 2FSK 的解調(diào)原理框圖 低通濾波器 相乘器 低通濾波器 相乘器 BPF BPF 抽樣判決器 振蕩器 選通開關(guān) 反相器 選通開關(guān) 振蕩器 相加器 振蕩器 選通開關(guān)反相器選通開關(guān)振蕩器 第 9 頁，共 54 頁 輸入 定時(shí)脈沖 輸出 圖 37用非相干解調(diào)法實(shí)現(xiàn) 2FSK的解調(diào)原理框圖 2CPSK 的調(diào)制與解調(diào) 1. CPSK 調(diào)制的原理 相移鍵控是利用載波的相位變化來傳輸數(shù)字信息的，而振幅和頻率保持不變。在2CPSK 中，通常用初始相位“ 0”和“ ”來表示二進(jìn)制的“ 0”和“ 1”。因此， 2CPSK信號的時(shí)域的 表達(dá)式為 ( t ) =Acos( t + ) （ 213） 其中， 表示第 n 個(gè)信號的絕對相位： 0 發(fā)送“ 0”時(shí) = （ 214） 1 發(fā)送“ 1”時(shí) 所以， 2CPSK 表達(dá)式又可以寫成 ： Acos t 概率為 P ( t ) = （ 215） — Acos t 概率為 1— P 由于表示信號的兩種碼元的波形相同，極性相反，故 2CPSK 信號一般可以表述為一個(gè)雙極性全占空比矩形脈沖與一個(gè)正弦載波相乘，即 ( t )= s (t) cos t （ 216） 其中 s(t) = g(t n ) 這里 g(t)是脈沖寬度為 的單個(gè)矩形脈沖，而 的統(tǒng)計(jì)特性為 BPF BPF 包絡(luò)檢波器 包絡(luò)檢波器 抽樣判決器 數(shù)字頻帶系統(tǒng)的 建模與 設(shè)計(jì) 第 10 頁，共 54 頁 概率為 P = （ 217） 1 概率為 1— P 即發(fā)送二進(jìn)制符號“ 0”時(shí)（ 取 +1）， ( t )取 0 相位；發(fā)送二進(jìn)制符號“ 1”時(shí)（ 取 1）， ( t )取 相位。這種以載波的不同相位直接去表 示響應(yīng)的二進(jìn)制數(shù)字信號的調(diào)制方式，稱為二進(jìn)制的絕對相移方式。 對于 2CPSK調(diào)制的原理圖和 2ASK信號產(chǎn)生的方法相比較，只是對 s(t)的要求不同，在 2ASK 中 s(t)是單極性的，而在 2CPSK 中 s(t)是雙極性的基帶信號。對于 2CPSK 的調(diào)制的實(shí)現(xiàn)也有兩種方法；模擬調(diào)制法和鍵控法，其原理圖分別如圖 38 和 39 所示 s(t) 雙極性 ( t ) 不歸零 cos t 圖 38用相乘器實(shí)現(xiàn) 2CPSK調(diào)制原理框圖 開關(guān)電路 0 ( t ) s(t) 圖 39 用鍵控法實(shí)現(xiàn) 2CPSK 調(diào)制原理框圖 2. 2CPSK 解調(diào)的原理 2CPSK信號的解調(diào)通常使用相干解調(diào)法，在相干解調(diào)中要注意相干載波必須與 2CPSK信號是同頻同相的，其相干解調(diào)的原理圖如圖 310 所示 碼型變換 乘法器 移向 cos t 第 11 頁，共 54 頁 ( t ) 定時(shí) cos t 脈沖 圖 310用相干解調(diào)法實(shí)現(xiàn) 2CPSK解調(diào)原理框圖 2DPSK 的調(diào)制 與解調(diào) 1. DPSK 調(diào)制的原理 在 2CPSK 中，相位變化是以未調(diào)載波的相位作為參考基準(zhǔn)的。由于它利用未調(diào)載波相位的絕對值表示數(shù)字信息，所以稱為絕對相移。已經(jīng)指出， 2CPSK 相干解調(diào)時(shí)，會存在著 的相位模糊，即恢復(fù)的本地載波與相干載波可能調(diào)相，也可能反相，這種相位關(guān)系的不確定性將會造成解調(diào)出的數(shù)字基帶信號與發(fā)送的數(shù)字基帶信號正好相反，即“ 1”變?yōu)椤?0”，“ 0”變?yōu)椤?1”，判決輸出的數(shù)字信號全部出錯(cuò)，稱為倒 現(xiàn)象或反相工作。所以 2CPSK 難以實(shí)用。為了克服這個(gè)缺 點(diǎn)，提出了 2DPSK(差分相移鍵控 )。 2DPSK 是利用前后相鄰碼元的載波相對相位變化數(shù)字信息，又叫相對相移鍵控。當(dāng)前碼元與前一碼元的載波相位差用 來表示，定義 0 表示數(shù)字信息“ 0” （ 218） 表示數(shù)字信息“ 1” 例如一組數(shù)字信息與其對應(yīng)的 2DPSK 信號的載波相位關(guān)系 二進(jìn)制數(shù)字信息： 1 0 1 1 0 1 1 0 2DPSK 信號相位：（ 0） 0 0 或 （ ） 0 0 0 0 0 0 由此可知，對于相同的基帶數(shù)字信息序列，由于初始碼元的參考相位不同， 2DPSK信號的參考相位可以不同。也就是說， 2DPSK 信號的相位并不直接代 表基帶信號，而前抽樣 判決器 低通 濾波器 相乘器 帶通 濾波器 數(shù)字頻帶系統(tǒng)的 建模與 設(shè)計(jì) 第 12 頁，共 54 頁 后碼元的相對相位差才確定唯一的信息符號。從而解決了載波相位不確定的問題。 對于 2DPSK 的調(diào)制，先對二進(jìn)制基帶信號進(jìn)行差分編碼，即把數(shù)字信號序列的絕對碼變?yōu)橄鄬Υa，然后再根據(jù)相對碼進(jìn)行絕對調(diào)相，從而產(chǎn)生二進(jìn)制差分相移鍵控信號，2DPSK 調(diào)制的原理框圖如圖 311 所示 0 開關(guān) (t) S(t) 圖 311用鍵控法實(shí)現(xiàn) 2DPSK調(diào)制原理框圖 2. DPSK 解調(diào)的原理 2DPSK 也有兩種解調(diào)方法：一種是相干解調(diào)（極性比較法）加碼變換法；還有一種是差分相干解調(diào)法（相位比較法）。前者的原理框圖如圖 312 所示 輸出 cos t 定時(shí)脈沖 圖 312用相干解調(diào)法實(shí)現(xiàn) 2DPSK解調(diào)原理框圖 對 2DPSK 進(jìn)行相干解調(diào)，恢復(fù)出相對碼，再經(jīng)碼變化器變化為絕對碼，從而恢復(fù)出發(fā)送的二進(jìn)制數(shù)字信息。在解調(diào)的過程中，由于載波的相位模糊性的影響，使得解調(diào)出的相對碼也可能是“ 1” 和“ 0”的倒置，但經(jīng)差分譯 碼（碼反變換）得到的絕對碼不會發(fā)生任何倒置的現(xiàn)象，從而解決了相位模糊問題。 差分相干解調(diào)的原理圖如圖 313 所示 帶通 濾波器 相乘器 低通 濾波器 抽樣 判決器 碼反 變換器 cos t 相移 碼變換 第 13 頁，共 54 頁 定時(shí) 脈沖 圖 313用差分相干解調(diào)法實(shí)現(xiàn) 2DPSK 解調(diào)原理框圖 用相位比較法來對 2DPSK 信號進(jìn)行解調(diào)，不需要專門的相干載波，只需要將收到的2DPSK 信號延時(shí)一個(gè)碼元周期 ，然后與 2DPSK 本身信號相乘，相乘器起著相位比較的作用，相乘結(jié)果反映了前后碼元的相位差，經(jīng)過低通濾波器后再抽樣判決，就可以直接回復(fù)出原始數(shù)字信息，不需 要碼反變換器。 帶通 濾波器 相乘器 低通 濾波器 抽樣 判決器 延遲 數(shù)字頻帶系統(tǒng)的 建模與 設(shè)計(jì) 第 14 頁，共 54 頁 3 FPGA和 VHDL 以及 QuartusⅡ 簡介 FPGA 簡介 1 FPGA 是什么 FPGA（ Field－ Programmable Gate Array），即現(xiàn)場可編程門陣列，它是在 PAL、 GAL、CPLD 等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為 專用集成電路 （ ASIC）領(lǐng)域中的一種半定制電路而出 現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。以硬件描述語言（ Verilog 或 VHDL）所完成的電路設(shè)計(jì)，可以經(jīng)過簡單的綜合與布局，快速的 燒錄 至 FPGA 上進(jìn)行測試，是現(xiàn)代 IC 設(shè)計(jì)驗(yàn)證 的技術(shù)主流。這些可編輯元 件可以被用來實(shí)現(xiàn)一些基本的邏輯門電路（ 比如 AND、 OR、 XOR、NOT）或者更復(fù)雜一些的組合功能比如解碼器或數(shù)學(xué)方程式。在大多數(shù)的 FPGA 里面，這些可編輯的元件里也包含記憶元件例如 觸發(fā)器 （ Flip－ flop）或者其他更加完整的記憶塊。 系統(tǒng)設(shè)計(jì)師 可以根據(jù)需要通過可編輯的連接把 FPGA 內(nèi)部的邏輯塊連接起來，就好像一個(gè)電路試驗(yàn)板被放在了一個(gè)芯片里。一個(gè)出廠后的成品 FPGA 的邏輯塊和連接可以按照設(shè)計(jì)者而改變，所以 FPGA 可以完成所需要的邏輯功能。 FPGA 一般來說比 ASIC（專用集成芯片）的速度要慢，無法完成復(fù)雜的設(shè)計(jì)，而且消耗更多的電能。但是他們也有很多的優(yōu)點(diǎn) 比如 可以快速成品，可以被修改來改正程序中的錯(cuò)誤和更便宜的造價(jià)。廠商也可能會提供便宜的但是編輯能力差的 FPGA。因?yàn)檫@些芯片有比較差的可編輯能力，所以這些設(shè)計(jì)的開發(fā)是在普通的 FPGA 上完成的，然后將設(shè)計(jì)轉(zhuǎn)移到一個(gè)類似于 ASIC 的芯片上。另外一種方法是用 CPLD（復(fù)雜 可編程邏輯器件 備）。 FPGA 采用了 邏輯單元 陣列 LCA（ Logic Cell Array）這樣一個(gè)概念，內(nèi)部包括可配置邏輯模塊 CLB（ Configurable Logic Block）、輸出輸入模塊 IOB（ Input Output Block）和內(nèi)部連線（ Interconnect）三個(gè)部分。 2 基本特點(diǎn) ： （ 1）采用 FPGA 設(shè)計(jì) ASIC 電路 (特定用途集成電路 )，用戶不需要投片生產(chǎn)，就能得到合用的芯片。 （ 2） FPGA 可做其它全定制或半定制 ASIC 電路的中試樣片。 第 15 頁，共 54 頁 （ 3） FPGA 內(nèi)部有豐富的 觸發(fā)器 和 I/O 引腳。 （ 4） FPGA 是 ASIC 電路中設(shè)計(jì)周期最短、開發(fā)費(fèi)用最低、風(fēng)險(xiǎn)最小的器件之一。 （ 5） FPGA 采用高速 CHMOS 工藝，功耗低，可以與 CMOS、 TTL 電平兼容。 可以說， FPGA 芯片是小批量系統(tǒng)提高系統(tǒng)集成度、可靠性的最佳選擇之一。 3 FPGA 的應(yīng)用： （ 1） 產(chǎn)品設(shè)計(jì) 把相對成熟的技術(shù)應(yīng)用到某些特定領(lǐng)域如通訊，視頻，信息處理等等開發(fā)出滿足行業(yè)需要并能被行業(yè)客戶接受的產(chǎn)品這方面主要是 FPGA 技術(shù)和專業(yè)技術(shù)的結(jié)合問題，另外還有就是與專業(yè)客戶的界面問題產(chǎn)品設(shè)計(jì)還包括專業(yè)工具類產(chǎn)品及民用產(chǎn)品，前者重點(diǎn)在性能，后者對價(jià)格敏感產(chǎn)品設(shè)計(jì)以實(shí)現(xiàn)產(chǎn)品功能為主要目的， FPGA 技術(shù)是一個(gè)實(shí)現(xiàn)手段在這個(gè)領(lǐng)域， FPGA 因?yàn)榫邆浣涌冢刂疲δ?IP，內(nèi)嵌 CPU 等特點(diǎn)有條件實(shí)現(xiàn)一個(gè)構(gòu)造簡單，固化程度高，功能全面的系統(tǒng)產(chǎn)品設(shè)計(jì) 。 （ 2） 系統(tǒng)級應(yīng)用 系統(tǒng)級的應(yīng)用是 FPGA 與傳統(tǒng)的計(jì)算機(jī)技術(shù)結(jié)合，實(shí)現(xiàn)一種 FPGA 版的計(jì)算機(jī)系統(tǒng)如用 Xilinx V4, V5 系列的 FPGA，實(shí)現(xiàn)內(nèi)嵌 POWER PC CPU, 然后再配合各種外圍功能，實(shí)現(xiàn)