畢業設計論文基于fpga技術的數字存儲示波器設計-資料下載頁

【導讀】控制ADC的采樣速率，實現整個頻段的全速采樣。數據的存儲采用雙口RAM存儲采樣量化后。的波形數據，同樣用FPGA控制RAM的地址線。整個系統采用單通道的方式，信號進來首先經過前端的調。調節后的信號再送到AD變換電路里面完成信號的數字化。中，并把數據保存到FPGA中的FIFO中，FPGA中的電路主要包括有FIFO、觸發系統、峰值檢測、時基電。[2]侯伯亨、顧新．VHDL硬件描述語言與數字邏輯電路設計[M]．西安：兩安電子科技人學．1999．。高速數字化采集技術和FPGA技術的發展已經對傳統測試儀器產生了深刻的影響。存儲在RAM中，需要時再將RAM中的內容讀出，經D／A轉換器恢復為模擬信號顯示在示波器上，擬信號通過AID轉換器將信號輸入給FPGA，FPGA根據相關指令進行數據存儲至RAM或將數據從RAM. ～研究本次畢業設計的思路,并制定框架。

　　

【正文】 據。直到該窗口的所有數據都比較完，這樣就會在這個窗口的數據采集中，保持有這一次采樣的最大和最小值數據。然后再寫入最大、最小值存儲器。也就是 FIFO中。最后就可以在寫時鐘脈沖的作用下，最大、最小值的數據就可以按照一定順序分別從中讀取出來。這樣就能夠捕到毛刺信號了。具體原理如圖 516所示。 常州信息職業技術學院電子與電氣工程學院 畢業設計論文 24 峰值檢測電路的仿真時序圖 如 圖 515所示 。 圖 515峰值檢測原理 圖 516峰值檢測電路仿真時序波形圖 常州信息職業技術學院電子與電氣工程學院 畢業設計論文 25 圖 517 整個 FPGA中的內部邏輯結構 DSP 部分的硬件設計 DSP作為系統的核心部分，主要用來對數據進行相關處理。整個 DSP部分的硬件電路主要包括程序存儲器 FLASH模塊，數據存儲器 SRAM模塊，用于人機交互的鍵盤和 LCD模塊，電源模塊。下面對各個功能模塊加以介紹。整個 DSP的電路圖 518如下所示： 常州信息職業技術學院電子與電氣工程學院 畢業設計論文 26 圖 518 DSP的電路圖 FLASH 模塊 DSP硬件系統中選用了 SST39VFl60作為它的程序存儲器。 ST39LF/VFl60是一個 1M16的 CMOS多功能程序存儲器， SST39VFl60的編程或擦除操作電源電壓為 。并且可靠性非常的高，使用數據保存時間最高可達 100年。快速讀訪問時間 SST39VFl60為 70ns和 90ns。同時它的地址和數據可鎖存，快速擦除和字編程 Word． Program扇區擦除時間 18ms：塊擦除時間 18ms典型：芯片擦除時間 70ms。 LCD 模塊 顯示模塊是直接與用戶打交道的一個非常重要的模塊，因為考慮到 DSP的性質和整個系統速度的要求，所以對于 LCD的控制，選擇另外一個單 片機來專門控制 LCD的顯示。在這里我們選擇的 LCD是 MGLS． 19264，它內藏 HDl620顯示控制器，可以實現人機對話菜單的顯示，和信號波形的顯示。 HD61202內藏64X64=4096位顯示 RAM， RAM中每位數據對應 LCD屏上一個點的亮、暗狀態。HD61202是列驅動器，具有 64路列驅動輸出，它可與行驅動器 HD61203配合使用組成顯示驅動控制系統。同時它可直接與 51系列微處理器接口相連。MGLS． 19264各引腳功能如下： 常州信息職業技術學院電子與電氣工程學院 畢業設計論文 27 2： CSA、 CSB兩片選端，供 CPU接口選用。 CSA、 CSB為 00時，選 通IID61202(1)：為 0l時，選通 HD61202(2)：為 lO時，選通 HD6202(3)。 3： GND系統地。 4： VCC+5V電源。 5： V0液晶驅動控制電壓，用于 LCD對比度調整。 6： D/I數據 /指令選擇 D/I=I，數據操作； D/I0，寫指令或讀狀態。 7： R/W讀寫選擇信號 R/W1，讀選通； R/W=O，寫選通。 8： R讀寫使能信號在 E下降沿，數據被鎖存 (寫 )入 HD61202；在 E高電平期間，數據被讀出。 16： DB0D87數據總線。 LCD接口電路原理如圖 519所示。所有 LCD接口的硬件連接比較簡單，將LCD接口相關的引腳與單片機芯片上相應的引腳相連即可。由于單片機芯片與LCD接口相關引腳都是多功能引腳，所以在具體使用 LCD接口時要進行相應的寄存器設置。 圖 519 LCD模塊電路 單片機電路及鍵盤接口模塊 整個單片機電路主要是負責用戶接口。電路圖如圖 53 534所示。比如說是控制液晶顯示。管理鍵盤等。對用戶操作鍵盤，發出命令。然后傳到 DSP中去。整個單片機的電路設計如下所示：首先單片機通過 10腳和 11腳分別與 MAX232相連，進行電平轉換，這樣就可以 和電腦相連，進行串行通信了。 DSP 的調試口一一 JTAG 接口 JTAG又稱聯合行動測試小組，它是一種國際標準測試協議，主要應用用于芯片內部測試。 DSP就支持 JTAG協議。 DSP的 JTAG接口有 4線： TMS、 TCK、TDI、 TDO，他們分別為模式選擇、時鐘、數據輸入和數據輸出線。 JTAG在 DSP硬件仿真過程中是很重要的。如果是單純的軟件仿真，只能是功能性的驗證作用，就不能夠準確反映程序在 DSP中的運行情況。而 DSP通過 JTAG進行硬件調試，通過 CCS可以訪問到 DSP內的所有資源，包括所有的寄存器 ，從而提供一個實時 常州信息職業技術學院電子與電氣工程學院 畢業設計論文 28 的硬件仿真與調試環境，便于系統軟件的調試。 圖 520是 DSP的調試電路。一般在仿真的時候， JATG仿真器一端通過 JATG接口與 DSP系統相連，另一端可以通過 USB總線與 PC連接，通過 PC上運行 CCS軟件對目標系統進行在線仿真。仿真器即擴展開發系統 (XDS)，是進行 DSP芯片軟硬件開發的最佳工具。 VC5409提供與仿真器直接連接的引腳信號，仿真器支持 3． 3V和 5V兩種工作電壓，這里 VC5409提供的是 ，可以直接與仿真器連 接。 圖 520 DSP的調試電路 電源 、晶振及復位電路模塊 電源電路設計也是任何系統設計中都會碰到，一般一個系統中有好幾種不同的電壓。一般情況下。我們給系統供電只要一個電源就行了。這樣就需要相關的芯片來得到各種不同的電壓。而晶振電路也是非常重要。它是整個系統能正常工作的保證。下面分別本系統對電源和晶振的具體設計。 ① 電源 本系統中有六種電源電壓： 5V、 、 +12v、 +3V、 +、 +5V。由于是便攜式系統，可以采取 5V， 12V直流電源直接供電。由電源電壓可以看出，這里對于電壓的轉換芯片有 MAX612 TPS73HD318和 MAX739。 MAX6129用于 5V到 3V的轉換， MAX739用于 5V到． 5V的轉換。 TPS73HD318用于 5V到 轉換。同時可以給 DSP提供復位信號。圖 521給出了電源電壓轉換的電路圖。 圖 521 DSP電源電路 常州信息職業技術學院電子與電氣工程學院 畢業設計論文 29 ② 晶振和復位 由前面的內容可知，整個系統需要兩個時鐘源： AD轉換時鐘和 DSP系統時鐘， DSP外部提供的時鐘信號頻率為 10MHz， FPGA系統時鐘 50MHz。 整個系統有兩種復位方式：自動上電復位和上電后手動復位。自動上電復位對于 DSP。采的是專用的復位芯片 TPS73HD318，上電后手動復位采用的按鈕 復位。 常州信息職業技術學院電子與電氣工程學院 畢業設計論文 30 第 6 章 系統軟件設計 數字存儲示波器的軟件量是比較大的。一般來說整個系統軟件可以分為硬件初始化部分；鍵盤處理部分：波形數據處理部分；波形顯示部分。波形數據處理部分主要包括軟件濾波和對信號的插值算法。下面主要是介紹系統的初始化軟件和對波形的相關算法。 系統初始化 系統上電后，就開始對相關部件進行初始化。通常情況下系統初始化主要完成的工作有：完成 DSP中相關寄存器的配置，包括 DSP的 MCBSP初始化、 DSP的狀態和控制寄存器的配置；完成 DSP的程序和數據存儲空間的配置以及 DSP的時鐘發生器等的配置工作；對系統的 FLASH的初始化；對單片機的相關寄存器進行配置；對液晶進行復位，向液晶發初始化命令，清除液晶顯示緩沖區、初始化液晶模塊內部寄存器等；顯示主界面；設置默認的衰減／放大倍數；設置觸發產生電路的觸化字；初始化鍵盤掃描電路：初始化觸發電路 (包括對 FIFO的清空處理等 )，其中包括觸發信號是來自內部還是外部，上升沿還是下降沿觸發，自動觸發還是單次觸發等；根據時基大小設置采樣時鐘的分頻比等。初始 化完成后，系統就可以進入工作了。整個系統的初始化工作很重要。他是保證示波器能否正常工作的前提。同時在在初始化過程當中， DSP和單片機處于關中斷。下面對幾個重要的初始化過程作一下介紹。 DSP 的 MCBSP 初始化 VC5409提供 3個 MCBSP串口，它的硬件部分是基于標準串口的，它的特點是：全雙工通信；雙緩沖的發送和三緩沖接收數據存儲器：獨立的接收、發送幀和時鐘信號；多達 128路的發送和接收通道；數據的大小范圍包括 1 1 2 32位字長；利用 U律或者 A律的壓縮和擴展通信；幀同步和時 鐘信號的極性可編程等等。其實對 MCBSP的初始化也就是對 MEBSP的相關寄存器進行配置。比如對 MCBSP的串口控制寄存器 SPCR串口控制寄存器 SPCR串口引腳寄存器 PCR、接收和發送寄存器 RCR[1， 2]， XCR[1， 2]進行配置。這里的初始化主要包括下面幾個過程： ① 對串口控制寄存器的相關位置 0，是串口復位 ② 按照系統的相關要求，對 MCBSP進行編程配置。 ③ 等待 2個時鐘周期，保證內部同步 ④ 然后就是按照 DXR的要求，給出數據 ⑤ 因為第一步是使串口復位，所以這里要對串口使能。 ⑥ 等待 2個時鐘周期后 ，接收器和發送器就激活了。 下面就來按照如上的步驟來配置 MCBSP串口。其實 MCBSP的串口初始化程序現在比較多，一般只要在原來的程序基礎上，加以修改就可以用到自己的系統上了。這里是 McBSP被配置成 SPI方式。實現單片機和 DSP的串口通信。 MCBSP 常州信息職業技術學院電子與電氣工程學院 畢業設計論文 31 和 CPU的通信有 3種方式，第一種就是每收到或者發送一個單元，置標志位， CPU輪詢次標志位。第二種就是每收到或者發送一個單元，給 CPU發送中斷。第三種就是通過 DMA收到或者發送完一組的單元，再給 CPU中斷。本系統種采用的是第三種方式。這里采樣 DMA方式，串口每發 送或者接受一個單元，都會自動觸化 DMA將其搬送到某一個緩沖區，等緩沖區滿或者半滿之后，再產生中斷，這樣 CPU就接受中斷而進行處理。對串口控制寄存器的相關位置 0，串口復位 stm spcrl 0， spsa0； stm 0000h， spsd0 stm spcr20， spsa0 stm0000h， spsd0；發送復位按照系統的相關要求，對 MCBSP進行編程配置 stm spcrl0， spsa0 stm 06h， spsd0； stm stm stm stm spcr20， spsa0 200h， spsd0； r,cr0， spsa0 ； oeh， spsd0 stm stm stm stm stm stm rcr 1 0， spsa0 0040h， spsd0 rcr20， spsa0 4h， spsd0； xcrl0， spsa0 ；發送 0040h， spsd0； stm xcr20， spsa0 ；發送 stm 4h， spsd0 等待 2個時鐘周期，保證內部同步 NOP： NOP： 因為第一步是使串口復位，所以這里要對串口使能 stm spcrl 0， spsa0； stm 07h， spsd0 stm spcr20， spsa0 strn 201h， spsd0；打開緩沖串口 液晶的初始化 常州信息職業技術學院電子與電氣工程學院 畢業設計論文 32 其實對液晶的顯示工作，主要是理解液晶顯示的初始指令，也就是靈活運行這些指令來實現圖形的顯示，這些指令一般比較簡單，拿 MGLSl6294來說。它有7條指令： ① 顯示開／關指令 ② 顯示起始行 ROW設置指令 ③ 頁 PAGE設置指令 ④ 列地址 YAddress設置指令 ⑤ 讀狀態指令 ⑥ 寫數據指令 ⑦ 讀數據指令 以下是對液晶進行初始化的 C語言程序： void LcdInit(void) { LcdCmdWr(O， 0xc0)； LcdCmdWr(1， OxcO)； LcdCmdWr(O， 0x3f)； LedCmdWr(1， Ox30； } void LcdCmdWr(bit DispArea， uchar CmdP) { if(DispArea==0) { LedCSI=I； LcdCS2=O； ) else { LcdCSI=O； LcdCS2=I； } LcdDI=0； LcdR