計算機組成原理ppt課件-資料下載頁

　　

【正文】 時間比較一致的場合。 特點： 人才是培養出來的 同步式數據輸入時序 第 3章 系統總線 總線控制 T1 總線傳輸周期 T2 T3 T4 時鐘 地址 讀 命令 數據 時間 讀命令有效 數據線上 出現數據 主模塊 發出地址 主模塊 發讀命令 從模塊 提供數據 主模塊 撤銷讀命令 人才是培養出來的 同步式數據輸出時序 第 3章 系統總線 總線控制 T1 總線傳輸周期 T2 T3 T4 時鐘 地址 寫 命令 數據 人才是培養出來的 第 3章 系統總線 總線控制 （ 2）異步通信 不互鎖方式 半互鎖方式 全互鎖方式 ① 沒有公共時鐘。 ② 采用握手方式，即請求應答方式。 ③ 相互通信的設備其工作速度參差不齊。 特點： 主設備 從設備 請求信號 主設備 回答信號 從設備 人才是培養出來的 同步 發送方 用系統 時鐘前沿 發信號。 接收方 用系統 時鐘后沿 判斷、識別。 第 3章 系統總線 總線控制 采用公共時鐘，加入等待機制，有等待信號線（ WAIT） 既有同步特征，又有異步特征。 特點 : T1 T2 T3 T4 TW（ 1N） 等待狀態 TW是公共時鐘的整數信。 (3) 半同步通信 （ 同步、異步 結合） 異步 允許不同速度的模塊和諧工作 增加一條 “等待”響應信號 WAIT 人才是培養出來的 第 3章 系統總線 總線控制 小結 同步通信、異步通信、半同步通信 共同點 ? 主模塊發地址 、命令 ? 從模塊準備數據 ? 從模塊向主模塊發數據 總線空閑 占用總線 不占用總線 占用總線 一個總線傳輸周期（以輸入數據為例） 求同存異 人才是培養出來的 第 3章 系統總線 總線控制 （ 4）分離式通信 將總線周期分解為兩個子周期， 充分挖掘系統總線每瞬間的潛力。 精髓： 一個總線傳輸周期 子周期 1 子周期 2 主模塊 申請 占用總線 ，使用完后， 即 放棄總線 的使用權。 從模塊 申請 占用總線 ，將各種信 息送至總線上。 主模塊 設備 A 設備 B Bus 主 /從 主 /從 人才是培養出來的 第 3章 系統總線 總線控制 分離式通信特點 1. 各模塊有權申請占用總線 4. 采用同步方式通信，不等對方回答 3. 各模塊準備數據時，不占用總線 2. 總線被占用時，無空閑 特點 充分發揮了 總線的有效占用 設備 A 設備 B Bus 主 /從 主 /從 Pc機 人才是培養出來的 第 3章 系統總線 總線控制 復習參考題 第 1 題 第 2 題 第 3 題 第 4 題 第 5 題 第 6 題 第 8 題 第 10 題 人才是培養出來的 第 4章 存儲器 ? 167。 ? 167。 ? 167。 （ Cache） ? 167。 人才是培養出來的 第 4章 存儲器 – 硬盤 軟盤 光盤 磁帶 存儲器：用來存放程序和數據，是計算機系統中的記憶設備。 基本常識 磁鼓 內存條 U盤 MP3 MP4 移動硬盤 人才是培養出來的 1. 按存儲介質分類 第 4章 存儲器 – 一、存儲器分類 （ 1） 半導體存儲器 雙極型（ TTL）半導體存儲器 MOS型半導體存儲器 （ 2）磁存儲器 磁表面存儲器 磁芯存儲器 已被淘汰 磁鼓 磁盤 磁帶 （ 3）光盤存儲器 磁光材料 易失 非易失 （基本要求：必須有兩個明確的物理狀態，分別用來表示二進制 0和 1） 人才是培養出來的 第 4章 存儲器 – 只讀存儲器 （ ROM） 靜態 RAM（ SRAM） 動態 RAM（ DRAM） 非易失 RAM（ NVRAM） 掩膜式 ROM 一次性可編程 ROM（ PROM） 紫外線擦除可編程 ROM（ EPROM） 電擦除可編程 ROM（ EEPROM） 閃爍存儲器 FLASH ROM（ EEPROM） 順序存取存儲器 磁帶 直接存取存儲器 磁盤 隨機存取存儲器 （ RAM） 存取時間與 物理地址無關 （隨機訪問） （ 1） 存取時間與 物理地址有關 （串行訪問） （ 2） 人才是培養出來的 可與 CPU直 接交換數據 第 4章 存儲器 – 3. 按在計算機中的作用分類 磁盤 高速緩沖存儲器（ Cache） Flash Memory 存儲器 主存儲器 輔助存儲器 MROM PROM EPROM EEPROM RAM ROM 靜態 RAM 動態 RAM 磁帶 光盤 介于 CPU與內存之間 后援存儲器 人才是培養出來的 高 低 小 大 快 慢 輔存 速度 容量 價格 位 ／ 二、存儲器的層次結構 CPU CPU 主機 第 4章 存儲器 – 寄存器 緩存 主存 磁盤 光盤 磁帶 人才是培養出來的 二、存儲器的層次結構 第 4章 存儲器 – 2. 緩存－－主存層次和主存－－輔存層次 緩存 CPU 主存 輔存 10 ns 20 ns 200 ns ms 緩存技術 （考慮速度） 虛擬內存技術 （考慮容量） 人才是培養出來的 第 4章 存儲器 – 主存儲器 存儲體 讀 寫 電 路 MDR . . . . . . . . 數據總線 控制電路 讀 寫 驅動器 譯碼器 . . . . . . . . . . . . MAR 地址總線 一、主存的結構 ? MAR：存儲器地址寄存器，用以存放 CPU欲訪問內存單元的地址。 ? MDR：存儲器數據寄存器，用以存放 CPU和內存之間交換的數據。 人才是培養出來的 R/W CS m 1 0 2n－ 1 1 0 n位 地址 m位數據 存 儲矩 陣 M 地址譯碼器 數據緩沖器 控制邏輯 第 4章 存儲器 – 主存儲器 認真體會 人才是培養出來的 數據總線 地址總線 讀 寫 第 4章 存儲器 – 主存儲器 MDR MAR CPU 主 存 M 1. 內存與 CPU的連接模型 精髓： 三總線的連接： ? 地址總線（ Address Bus） ? 控制總線（ Control Bus） ? 數據總線（ Data Bus） 三總線 人才是培養出來的 第 4章 存儲器 – 主存儲器 2. 主存中存儲單元地址的分配 字節地址 11 10 9 8 7 6 5 4 3 2 1 0 字地址 8 4 0 （ 1） 高位字節 地址為字地址 高位 字節 低位 字節 4 5 2 3 0 1 （ 2） 低位字節 地址為字地址 字地址 4 2 0 字節地址 高位 字節 低位 字節 理解 : 兩種地址編址方式 按字節編址 按字編址 1個字節 = 1B = 8個二進制位 1個字 = Nb（ n與機器有關） 人才是培養出來的 第 4章 存儲器 – 主存儲器 1. 存儲容量：存儲二進制信息的數量 2種表示形式： 存儲容量＝存儲位數 /8＝ 存儲字節數 存儲容量＝存儲單元數目 存儲字長＝存儲位數 （采用兩種參數描述） )( T im eA c c e s sT A（ 1）存取時間 指從 CPU給出有效地址啟動一次存取（讀 /寫）操作到該操作完成所需的時間。 t 存儲器讀出時間 TAR 存儲器寫入時間 TAW 存取時間 TA 分為 注： t1 t2 CPU發出讀操作命令 取出數據 TA 含義： 二、 主存的性能指標 人才是培養出來的 第 4章 存儲器 – 主存儲器 （采用兩種參數描述） （ 2）存取周期 )( C y c leM e m or yT m c指連續兩次存儲器操作之間的最小時間間隔。 存取周期 Tmc 存取時間 TA 存取時間 TA 間隔時間 含義： 存取周期 Tmc略大于 存取時間 TA 注： 3 .存儲器帶寬 單位時間里存儲器所存取的信息量。單位 位 /秒 或 字節 /秒 ―帶寬”是衡量數據傳輸速率的重要技術指標。 smb808ns1001,8100 =?= 　其帶寬為位數據nsT MC例： 人才是培養出來的 第 4章 存儲器 – 主存儲器 ： 每個存儲元（一個二進制存儲位所對應的存儲電路）消耗功率的大小。 微瓦 /位 對電磁場及溫度變化等的抗干擾能力。用平均故障間隔時間來衡量。 MTBF（ Mean Time Between Failures） …… 反映主存速度的指標 存取時間 存儲周期 存儲器帶寬 小節： 小結 人才是培養出來的 第 4章 存儲器 – 主存儲器 三、 半導體存儲芯片簡介 1. 半導體存儲芯片的基本結構 （ 1） 存儲單元數 = 編址單元數 = 1024個字 （ 2）每個存儲單元的位數（以字來編址） = 字長 = 位容量 （ 3）欲訪問該芯片需要 根 地址線 數據線 存儲芯片規格。例某存儲芯片是 1k 4，其含義是？？？？？？？ 理解： 譯 碼 驅 動 存 儲 矩 陣 讀 寫 電 路 片選線 讀 /寫控制線 地 址 線 …… 數 據 線 …… 芯片 10 4 人才是培養出來的 第 4章 存儲器 – 主存儲器 (1) 線選法 只用一個地址譯碼器，譯碼器輸出的每一根線可選中存儲單元的各位。 含義： 適用于小容量存儲芯片。 特點： 0,0 15,0 15,7 0,7 讀 /寫控制電路 地 址 譯 碼 器 字線 0 15 …… …… 16 8矩陣 … … …… 0 7 D 0 7 D 位線 讀 / 寫選通 A 3 A 2 A 1 A 0 … … 0 0 0 0 ……………讀圖示 人才是培養出來的 A 3 A 2 A 1 A 0 A 4 0,31 0,0 31,0 31,31 Y 地址譯碼器 X 地 址 譯 碼 器 32 32 矩陣 … … A 9 I/O A 8 A 7 A 5 6 A Y 0 Y 31 X 0 X 31 D 讀 /寫 … … 0 0 0 0 0 0 0 0 0 0 … …讀 第 4章 存儲器 – 主存儲器 （ 2）重 合法 含義： 使用兩個譯碼器，進行 X和 Y兩個方向的譯碼以選擇某個存儲單元。 特點： 適于大容量存儲芯片。 人才是培養出來的 T1 ~ T4 T5 T6 T 7 T 8 A180。 A 寫放大器 寫放大器 DIN 寫選擇 讀選擇 DOUT 讀放 位線 A 位線 A 180。 列地址選擇 行地址選擇 第 4章 存儲器 – 主存儲器 四、 RAM存儲原理及典型芯片 1. 靜態 RAM (SRAM) （ 1）基本存儲元電路 （用于存儲“ 0‖和“ 1‖的電路） 基本觸發器電路 構成觸發器 A180。 觸發器非端 1 T 4 T ~ 5 T T 6 、 行開關 7 T T 8 、 列開關 7 T T 8