數字電子技術基礎習題答案-資料下載頁

　　

【正文】 在而且不變，不需要電流建立時間；同時，電阻網絡呈倒T形排列，各支路電流直接流入運算放大器的輸入端，傳輸時間一致，因此，倒T形電阻網絡D/A轉換器具有較高的轉換速度。 某數字系統中有一個D/A轉換器，如果希望該系統D/％，請問至少應選擇多少位的D/A轉換器才能滿足要求?解：依題意，％，因此D/％，至少應選8位的D/A轉換器。 ，現通過A/D轉換器將其轉換為數字信號，要求最小能分辨出5mV輸入信號的變化，試選擇所用A/D轉換器的位數。解：，可選用10位A/D轉換器。 已知輸入模擬電壓，參考電壓，如果選用8位逐次逼近型A/D轉換器，對應的數字量輸出為多少？如果選用10位的逐次逼近型A/D轉換器，對應的數字量輸出為多少？解：根據逐次逼近型A/D轉換器的工作過程知，是與內部的DAC進行比較，而DAC的輸入與最后的數字量輸出相關，因此，可以根據找與最接近的數字量來計算輸出。由DAC知：若n=8，所對應的則輸出的數字量為11111010。若n=10，所對應的則輸出的數字量為1111101001。 8位逐次逼近型A/D轉換裝置所用時鐘頻率為2MHz，則完成一次轉換所需時間是多少？應選多大采樣頻率？為保證不失真輸出，輸入信號的頻率最高不應超過多大？解：時鐘周期，完成一次轉換需要時間：，采樣周期，則采樣頻率即采樣頻率最高為220KHz。為保證不失真輸出，要有，得。輸入信號的頻率最高不應超過110kHz。 已知8位A/D轉換器的最大輸出電壓為10V，請問可以實現正確轉換嗎？如果使用的是逐次逼近型轉換器，要求完成一次轉換的時間小于100μs，應選用多大的時鐘頻率？解：最小量化單位，與需要轉換的輸入信號相差不是很大，所以會引起較大誤差，不合適，可以選用10位的A/D轉換器。完成一次轉換時間，所以時鐘頻率為kHz第8章習題及答案 試比較ROM、PROM、EPROM、E2PROM、Flash的異同點。解：ROM出廠時其內部的信息就已經固化了，它在使用時只能讀出，不能寫入，通常用來存放固定數據。PROM是在固定ROM的基礎上發展來的，內部熔絲被熔斷后就不能恢復，只能編程一次。EPROM可實現多次編程，采用紫外線擦除方式。E2PROM的存儲結構類似于EPROM，采用電擦除方式。Flash存儲結構類似于EPROM，但采用單管疊柵結構的存儲單元，集成度高，容量大，擦除快捷方便。 ROM和RAM的主要區別是什么？它們各使用于哪些場合？解：只讀存儲器ROM是一種只能讀出但不能寫入的存儲器。即使斷電，ROM中存放的數據也不會丟失。故ROM通常用來存放永久性的、不變的數據。隨機存取存儲器RAM是一種既可以讀又可以寫的存儲器，這種存儲器斷電后，數據將全部丟失，用于存放一些臨時性的數據或中間結果。 某型號RAM設置有12位地址線，8位并行數據輸入/輸出端，試問它的存儲容量是多少？。解：存儲容量為4K8位。 某臺計算機的內存儲器設置有32位的地址線、16位并行數據輸入/輸出端，試計算它的最大存儲量是多少？解：存儲容量為23216≈109= G位 有一個容量為10248位的RAM，試問它有多少個存儲單元？有多少根地址線？有多少根數據線？解：有8192個存儲單元，10根地址線，8根數據線。 試用ROM實現組合邏輯函數，解：。 試用八片10241位的RAM，擴展成10248位的RAM，并畫出接線圖。解：需要進行位擴展。 試用2568位的RAM擴展成10248位的RAM，并畫出接線圖。解：需要四片RAM進行字擴展。 可編程邏輯器件有哪些種類？試說明PLD器件設計數字系統的優越性在哪里。解：PLD按集成度分為低密度可編程邏輯器件和高密度可編程邏輯器件。按可編程情況分，低密度可編程邏輯器件分成可編程只讀存儲器（PROM）、可編程邏輯陣列（PLA）、可編程陣列邏輯（PAL）和通用陣列邏輯（GAL）4類。高密度復雜可編程邏輯器件分為現場可編程門陣列（FPGA）和復雜可編程邏輯部件（CPLD）。優越性：PLD器件功能集成度高、開發效率高、系統工作速度快，具有可編程特性和靈活性，用它來設計一個系統的時間遠遠小于傳統設計所需的時間，功耗低，可靠性高。 簡述低密度可編程邏輯器件的結構與特點。解：如下表所示：器件名與陣列或陣列輸出電路編程方式PROM固定可編程固定熔絲PLA可編程可編程固定熔絲PAL可編程固定固定熔絲GAL可編程固定可組態電可檫除PROM實現邏輯函數時利用率很低。PLA可以實現邏輯函數的最簡與或表達式，利用率比PROM高。PAL輸出電路結構形式多，可借助編程器進行現場編程。GAL輸出電路采用邏輯宏單元結構，用戶可根據需要自行組態，功能強，使用更靈活。 ，試寫出所實現的邏輯函數表達式。解：；；； 現場有功率為10KW的設備兩臺A和B，功率為5KW的設備兩臺C和D，均由YY2兩臺發電機組供電，已知Y1的功率為15KW，Y2的功率為20KW。試用PLA設計一個控制電路來驅動這幾臺設備以節約能源，并畫出陣列圖。解：依題意得真值表如下：ABCDY1Y2000000000110001010001110010010010110011010011101100010100110101010101101110001110111111011111111化簡后得。 簡述典型CPLD與FPGA的主要異同。解：CPLD沿用了GAL的陣列結構，其編程一般采用在系統編程技術。FPGA是可在現場進行編程的門陣列產品，其編程一般采用在線配置技術。具體特點比較如下表所示：CPLDFPGA集成度高。集成度更高通過修改具有固定內連電路的邏輯功能來編程，無需外部存儲器。通過改變內部連線的布線來編程，需要外部存儲器。邏輯塊級編程，速度快門級編程，速度較慢連續式布線結構，時序延遲可預測分段式布線結構，結構復雜，時序延遲不可預測功耗大，集成度越高越明顯。功耗較低。適合完成各種算法和組合邏輯電路，替代象地址譯碼器、特殊計數器等以前要用很多邏輯電路才能實現的功能。適合于完成時序邏輯電路，如高速相關運算、高速FFT運算、做ASIC的先期驗證等。