數(shù)字電路第五版(康華光)課后答案-資料下載頁

　　

【正文】 輸出方程 Y=AQ1 （4） 根據(jù)激勵方程組和輸出方程畫出邏輯電路圖，如圖題解 6．3．4（b）所示。 （5） 檢查電路是否能自啟動。由 D 觸發(fā)器的特性方程 Q＾←l＝D，可得圖題解 6．3，4（b）所示電路的狀態(tài)方程組為 代入無效狀態(tài) 11，可得次態(tài)為 00，輸出 Y=1。如圖(c)  試畫出圖題⒍⒌1 所示電路的輸出(Q3—Q0)波形，分析電路的邏輯功能。 解：74HC194 功能由 S1S0 控制 00 保持， 01 右移 10 左移 11 并行輸入 當啟動信號端輸人一低電平時，使 S1=1，這時有 S。＝Sl＝1，移位寄存器 74HC194 執(zhí)行并行輸人功能，Q3Q2Q1Q0＝D3D2D1D0＝1110。啟動信號撤消后，由于 Q。＝0，經(jīng)兩級與非門后，使 S1=0，這時有 S1S0＝01，寄存器開始執(zhí)行右移操作。在移位過程中，因為 Q3QQQ0 中總有一個為 0，因而能夠維持 S1S0=01 狀態(tài)，使右移操作持續(xù)進行下去。其移位情況如圖題解 6，5，1 所示。 由圖題解 6．5。1 可知，該電路能按固定的時序輸出低電平脈沖，是一個四相時序脈沖產生電路。 試用上升沿觸發(fā)的 D 觸發(fā)器及門電路組成 3 位同步二進制加 1 計數(shù)器；畫出邏輯圖解：3 位二進制計數(shù)器需要用 3 個觸發(fā)器。因是同步計數(shù)器，故各觸發(fā)器的 CP 端接同一時鐘脈沖源。 （1）列出該計數(shù)器的狀態(tài)表和激勵表，如表題解 所示‘ (2) 用卡諾圖化簡，得激勵方程 （3）畫出電路 用 JK 觸發(fā)器設計一個同步六進制加 1 計數(shù)器解：需要 3 個觸發(fā)器 （1） 狀態(tài)表，激勵表 （2） 用卡諾圖化簡得激勵方程 （3） 畫出電路圖 （4） 檢查自啟動能力。 當計數(shù)器進入無效狀態(tài) 110 時，在 CP 脈沖作用下，電路的狀態(tài)將按 110→111－→000 變化，計數(shù)器能夠自啟動。 試用 74HCT161 設計一個計數(shù)器，其計數(shù)狀態(tài)為自然二進制數(shù) 1001～1111。 解：由設計要求可知，74HCT161 在計數(shù)過程中要跳過 0000～1000 九個狀態(tài)而保留 1001～1111 七個狀態(tài)。因此，可用“反饋量數(shù)法”實現(xiàn)：令 74HCT161 的數(shù)據(jù)輸人端 D3D2D1D0 ＝1001，并將進位信號 TC 經(jīng)反相器反相后加至并行置數(shù)使能端上。所設計的電路如圖題解6。5．15 所示。161 為異步清零，同步置數(shù)。 試分析電路，說明電路是幾進制計數(shù)器解：兩片 74HCT161 級聯(lián)后，最多可能有 162＝256 個不同的狀態(tài)。而用“反饋置數(shù)法”構成的圖題 6．5。18 所示電路中，數(shù)據(jù)輸人端所加的數(shù)據(jù) 01010010，它所對應的十進制數(shù)是 82，說明該電路在置數(shù)以后從 01010010 態(tài)開始計數(shù)，跳過了 82 個狀態(tài)。因此，該計數(shù)器的模 M=255－82＝174，即一百七十四進制計數(shù)器。 試用 74HCT161 構成同步二十四一制計數(shù)器，要求采用兩種不同得方法。 解：因為 M=24，有 16＜M＜256，所以要用兩片 74HCT161。將兩芯片的 CP 端直接與計數(shù)脈沖相連，構成同步電路，并將低位芯片的進位信號連到高位芯片的計數(shù)使能端。用“反饋清零法”或“反饋置數(shù)法”跳過 256－24＝232 個多余狀態(tài)。 反饋清零法：利用 74HCT161 的“異步清零”功能，在第 24 個計數(shù)脈沖作用后，電路的輸出狀態(tài)為 00011000 時，將低位芯片的 Q3 及高位芯片的 Q0 信號經(jīng)與非門產生清零信號，輸出到兩芯片的異步清零端，使計數(shù)器從 00000000 狀態(tài)開始重新計數(shù)。其電路如圖題解 6．5．19（a）所示。 反饋置數(shù)法：利用 74HCT161 的“同步預置”功能，在兩片 74HCT161 的數(shù)據(jù)輸入端上從高位到低位分別加上 11101000（對應的十進制數(shù)是 232），并將高位芯片的進位信號經(jīng)反相器接至并行置數(shù)使能端。這樣，在第 23 個計數(shù)脈沖作用后，電路輸出狀態(tài)為 11111111，使進位信號 TC＝1，將并行置數(shù)使能端置零。在第 24 個計數(shù)脈沖作用后，將 11101000 狀態(tài)置人計數(shù)器，并從此狀態(tài)開始重新計數(shù)。其電路如圖題解 6。5．19（b）所示。 第七章 習題答案 指出下列存儲系統(tǒng)各具有多少個存儲單元，至少需要幾根地址線和數(shù)據(jù)線。 （1）64K1 （2）256K4 （3）lM1 （4）128K8 解：求解本題時，只要弄清以下幾個關系就能很容易得到結果：存儲單元數(shù)=字數(shù)位數(shù) 地址線根數(shù)（地址碼的位數(shù)）n與字數(shù)N的關系為：N=2n 數(shù)據(jù)線根數(shù)＝位數(shù) （1） 存儲單元〓64K1〓64K（注：lK＝1024）；因為，64K〓2’。，即亢〓16，所以地址線為 16 根；數(shù)據(jù)線根數(shù)等于位數(shù)，此處為 1 根。 同理得： （2） 1M 個存儲單元，18 根地址線，4 根數(shù)據(jù)線。 （3） 1M 個存儲單元，18 根地址線，1 根數(shù)據(jù)線。 ！ ＿ （4） lM 個存儲單元，17 根地址線，8 根數(shù)據(jù)線。 設存儲器的起始地址為全 0，試指出下列存儲系統(tǒng)的最高地址為多少？ （1）2K1 （2）16K4 （3）256K32 解：因為存儲系統(tǒng)的最高地址＝字數(shù)十起始地址一 1，所以它們的十六進制地址是： （1） 7FFH （2） 3FFFH （3） 3FFFFH ＇ 7，2．4 一個有 1M1 位的 DRAM，采用地址分時送人的方法，芯片應具有幾條地址線？解：由于 1M=210210，即行和列共需 20 根地址線。所以，采用地址分時送人的方法，芯片應具有 10 根地址線。 7．2．5 試用一個具有片選使能 CE、輸出使能 OE、讀寫控制 WE、容量為 8 K8 位的 sRAM 芯片，設計一個 16K16 位的存儲器系統(tǒng)，試畫出其邏輯圖。 解：采用 8K8 位的 sRAM 構成 16K16 位的存儲器系統(tǒng)，必須同時進行字擴展和位擴展。用 2 片 8K8 位的芯片，通過位擴展構成 8K16 位系統(tǒng)，此時需要增加 8 根數(shù)據(jù)線。要將 8K16 位擴展成 16K16 位的存儲器系統(tǒng)，還必須進行字擴展。因此還需 2 片 8K8 位的芯片通過同樣的位擴展，構成 8K16 位的存儲系統(tǒng)，再與另一個 8K16 位存儲系統(tǒng)進行字擴展，從而實現(xiàn) 16K16 位的存儲器系統(tǒng)，此時還需增加 1 根地址線。系統(tǒng)共需要 4 片8K8 位的 SRAM 芯片。 用增加的地址線 A13 控制片選使能 CE 便可實現(xiàn)字擴展，兩片相同地址的 sRAM 可構成 16 位數(shù)據(jù)線。其邏輯圖如圖題解 7。2．5 所示。其中（0）和（1）、（2）和（3）分別構成兩個 8K16 位存儲系統(tǒng)；非門將 A13 反相，并將 A13 和/A13 分別連接到兩組 8K16 的片選使能端 CE 上，實現(xiàn)字擴展。