畢業(yè)設(shè)計(jì)論文-基于fpga的出租車多功能計(jì)價(jià)系統(tǒng)-資料下載頁

【導(dǎo)讀】通的日趨完善，出租車逐漸成為人們?nèi)粘Ｉ畈豢扇鄙俚慕煌üぞ摺３鲎廛囐M(fèi)價(jià)器是一種可以根據(jù)乘客乘坐出租車車行駛距離和等候時(shí)間。的多少進(jìn)行計(jì)費(fèi)，并直接顯示車費(fèi)值的計(jì)量工具。計(jì)費(fèi)器是經(jīng)營者和消費(fèi)者之間。者雙方的經(jīng)濟(jì)利益。因而一種功能齊全、簡(jiǎn)單易用、計(jì)量精確的出租車計(jì)費(fèi)器是。加強(qiáng)出租車行業(yè)管理體系、提高服務(wù)質(zhì)量的必需品。而本課題研究的基于現(xiàn)場(chǎng)可編程邏輯陣列。車已成為我國公共交通的重要組成部分，為人民的日常出行提供了極大的便利。市場(chǎng)上目前使用的出租車計(jì)費(fèi)器主要。油價(jià)的不斷提升，造成出租車還面臨調(diào)價(jià)或調(diào)整計(jì)費(fèi)方式等問題。而FPGA等數(shù)字可編程器件的誕生徹底地解決了這個(gè)問題，而且。FPGA是電子設(shè)計(jì)領(lǐng)域中最具活力和發(fā)展前途的。些比較復(fù)雜的系統(tǒng)，而且編好的系統(tǒng)可以在不同的FPGA或CPLD芯片上通用。方案的對(duì)比，最終確定了用FPGA來實(shí)現(xiàn)出租車多功能計(jì)費(fèi)器系統(tǒng)的設(shè)計(jì)。第四章是基于FPGA出租車計(jì)費(fèi)器的軟件設(shè)計(jì)。

　　

【正文】 ：5559， 85． [8] 王群 ． 電氣信息類專業(yè)英語 [M] ． 湖南大學(xué)出版社， 2020： 45， 6771， 133． [9] DICOS: a realtime distributed industrial control system for embedded applications,. Campelo*, P. Yuste, . Gil, . Serrano。 [10] 吳冬梅，鄧玉玖 ． 基于 FPGA的出租車計(jì)費(fèi)器 [J] ． 電子技術(shù)應(yīng)用 , 2020年第 11期： 7173． [11] 瞿逐春 ． EDA技術(shù)綜合應(yīng)用實(shí)例與分析 [M] ． 西安電子科技大學(xué)出版社，2020： 258287． [12] 黃再銀 ． 出租車多功能計(jì)費(fèi)器的設(shè)計(jì) [J] ． 電子技術(shù)應(yīng)用 , 2020 年第 8期 ： 7576． [13] 李艷 ， 李曉宇 ． 多功能出租車計(jì)價(jià)系統(tǒng)的研制 [J] ． 儀表技術(shù) , 2020年第 1期： 4041． [14] 高健 ， 劉向峰 ， 賴謹(jǐn) ， 戴路紅 ． 基于 VerilogHDL出租車計(jì)費(fèi)系統(tǒng)的研制 基于 FPGA 的出租車多功能計(jì)費(fèi)系統(tǒng)設(shè)計(jì) 第 38 頁 共 52 頁 [J] ． 實(shí)驗(yàn)室研究與探索 ,第 23卷第 10期： 4952． [15] 楊書華，郭新華，林建秋 ． 加密技術(shù)在出租車計(jì)價(jià)傳感器上的應(yīng)用 [J] ． 計(jì)算機(jī)工程與應(yīng)用 ,2020． 7： 193197． [16] Jone Wulenskl .VHDL Digtal System Design[D]，北京：電子工業(yè)出版社，2020 ,10～ 105 . [17]Implementation for Hybrid System[A]。2020 International Symposium on Computer,Communication, Control and Automation Proceedings(Volume 2)[C]。2020 [18] 億特科技 . CPLD/FPGA 應(yīng)用系統(tǒng)設(shè)計(jì)與基礎(chǔ)篇 [M]，北京：人民郵電出版社， 2020， 93～ 102. [19] 求是科技 . FPGA 數(shù)字電子系統(tǒng)設(shè)計(jì)與開發(fā)實(shí)例導(dǎo)航 [J]，北京：人民郵電出版社， 2020， 115～ 126 . [20] EDA 先鋒工作室 . Altera FPGA/CPLD 設(shè)計(jì) (高級(jí)篇 )[C]，北京：人民郵電出版社， 2020， 27～ 58 . [21] 郭強(qiáng) . 液晶顯示應(yīng)用技術(shù) [M]，北京：電子工業(yè)出版社， 2020 ,2～ 116 . [22] 黃智偉 . FPGA 系統(tǒng)設(shè)計(jì)與實(shí)踐 [J]，北京：電子工業(yè)出版社， 2020， 200～217 . [23] 譚會(huì)生等 . EDA 技術(shù)綜合應(yīng)用實(shí)例與分析 [M]，西安電子科技大學(xué)出版社，2020 年 ,250～ 368. [24] 朱正偉 . EDA 技術(shù)及應(yīng)用 [M]，清華 大學(xué)出版社， 2020 年 ,180～ 290. [25] 閻石 ． 數(shù)字電子技術(shù)基礎(chǔ) [M]． 北京：高等教育出版社， 2020： 164． [26] 包晗 ． FPGA 器件的應(yīng)用研究 [D]． 大連：大連海事大學(xué)， ． [27] 林愿 ． 基于 CPLD/FPGA 的出租車計(jì)費(fèi)系統(tǒng)的設(shè)計(jì)實(shí)現(xiàn) [J]． 國外電子元器件， ． [28] 曾繁泰，陳美金 ． VHDL 程序設(shè)計(jì) [M]． 北京：清華大學(xué)出版社， 2020： 2599． [29] 李國麗 ． EDA 與數(shù)字系統(tǒng)設(shè)計(jì) [M]． 北京：機(jī)械工業(yè)出版社， 2020 1： 11163． [30] 孟慶海，張洲 ． VHDL 基礎(chǔ)及經(jīng)典實(shí)例開發(fā) [M]． 西安：西安交通大學(xué)出版社， 2020： 212223． 基于 FPGA 的出租車多功能計(jì)費(fèi)系統(tǒng)設(shè)計(jì) 第 39 頁 共 52 頁 致謝 通過此次畢業(yè)設(shè)計(jì)，我學(xué)到了很多。具體的來說，這次畢業(yè)設(shè)計(jì)系統(tǒng)地加強(qiáng)了我對(duì)集成電路、單片機(jī)和 FPGA技術(shù)的掌握程度，培養(yǎng)了我主動(dòng)發(fā)現(xiàn)問題、分析并解決問題的能力，通過畢業(yè)論文的訓(xùn)練，使我具備科研論文寫作的基本功，為畢業(yè)以后從事電子信息工程方面的工作或進(jìn)一步深造打下良好的基礎(chǔ)。 在畢業(yè)設(shè)計(jì)的過程中，我遇到了很多困難，知識(shí)面不足，對(duì)細(xì)節(jié)的把握不準(zhǔn)確等，所有這些困難，在指導(dǎo)我畢業(yè)設(shè)計(jì)的劉橋老師 的耐心分析及指引下都得到了很好的解決，劉老師孜孜不倦的教導(dǎo)著我，從整體到局部，直到滿意了為止。在此，我衷心的感謝劉橋老師。 基于 FPGA 的出租車多功能計(jì)費(fèi)系統(tǒng)設(shè)計(jì) 第 40 頁 共 52 頁 附錄 程序 清單 車型調(diào)整模塊 LIBRARY ieee。 USE 。 USE 。 ENTITY chl IS PORT(an,pw: IN STD_LOGIC。 set: out STD_LOGIC_vector(10 down to 0)。 cs,cg: out STD_LOGIC_vector(3 down to 0))。 END chl。 ARCHITECTURE a OF chl IS signal d: std_logic_vector(2 down to 0)。 BEGIN PROCESS (pw,an) BEGIN if pw=39。039。 then cs=0101。cg=0000。set=10100110111。 ELSIF (an39。EVENT AND an = 39。139。) THEN if d=5 then d=000。 else d=d+1。 end if。 case d is when000=cs=0101。cg=0000。set=11000110111。 when001=cs=0101。cg=0010。set=11000010010。 when010=cs=0101。cg=0100。set=10110010000。 when011=cs=0101。cg=0110。set=10101101001。 when others=cs=0101。cg=1000。set=10101001001。 基于 FPGA 的出租車多功能計(jì)費(fèi)系統(tǒng)設(shè)計(jì) 第 41 頁 共 52 頁 end case。END IF。 END PROCESS。 END a。 計(jì)時(shí)模塊 LIBRARY ieee。 USE 。 USE 。 ENTITY js IS PORT(clk : IN STD_LOGIC。 clr : IN STD_LOGIC。 time : IN std_logic_vector(2 down to 0)。 ac,bc: OUT STD_LOGIC)。 END js。 ARCHITECTURE a OF js IS signal q : STD_LOGIC_vector(8 down to 0)。 signal p : STD_LOGIC_vector(8 down to 0)。 signal s : STD_LOGIC_vector(5 down to 0)。 BEGIN T_process:process begin case time is when 000=p=000000000。 when 001=p=000111100。 when 010=p=001111000。 when 011=p=010110100。 when 100=p=011110000。 when 101=p=100101100。 when 110=p=101101000。 when others =p=110100100。 基于 FPGA 的出租車多功能計(jì)費(fèi)系統(tǒng)設(shè)計(jì) 第 42 頁 共 52 頁 end case。 end process。 clk_PROCESS:process(clk,clr) BEGIN IF clr=39。139。 then q=000000000。s=000000。 ELSIF (clk39。EVENT AND clk = 39。139。) THEN if q=p then q=000000000。ac=39。139。else q=q+1。ac=39。039。 end if。 if s=111100 then s=000000。bc=39。139。 else s=s+1。bc=39。039。 end if。 END IF。 END PROCESS。 END a。 計(jì)程模塊 LIBRARY ieee。 USE 。 USE 。 ENTITY jc IS PORT( d: in std_logic_vector(10 down to 0)。 clk : IN STD_LOGIC。clr : IN STD_LOGIC。 cc : OUT STD_LOGIC)。 END jc。 ARCHITECTURE a OF jc IS signal q : STD_LOGIC_vector(10 down to 0)。 BEGIN PROCESS (clk,clr) 基于 FPGA 的出租車多功能計(jì)費(fèi)系統(tǒng)設(shè)計(jì) 第 43 頁 共 52 頁 BEGIN IF clr=39。139。 then q=00000000000。 ELSIF (clk39。EVENT AND clk = 39。139。) THEN if q=d then q=00000000000。cc=39。139。 else q=q+1。cc=39。039。 end if。 END IF。 END PROCESS。 END a。 白天起步費(fèi)設(shè)定模塊 LIBRARY ieee。 USE 。 USE 。 ENTITY dstart IS PORT(clk : IN STD_LOGIC。 up,down : IN STD_LOGIC。 ds : BUFFER STD_LOGIC_vector(9 down to 0))。 END dstart。 ARCHITECTURE a OF dstart IS signal t: std_logic。 BEGIN PROCESS (clk) BEGIN IF (clk39。EVENT AND clk = 39。139。) THEN IF t=39。039。 then ds=0000110010。t=39。139。 ELSIF (up=39。139。 and down=39。039。) THEN if ds=999 then ds=ds。 else ds=ds+1。 end if。 基于 FPGA 的出租車多功能計(jì)費(fèi)系統(tǒng)設(shè)計(jì) 第 44 頁 共 52 頁 ELSIF (up=39。039。 and down=39。139。) THEN if ds=0 then ds=ds。 else ds=ds1。 end if。 ELSE ds=ds。 END IF。 END IF。 END PROCESS。 END a。 白天每公里費(fèi)用設(shè)定模塊 library ieee。 USE 。 USE 。 ENTITY dmk IS PORT(clk : IN STD_LOGIC。 up,down : IN STD_LOGIC。 ds : BUFFER STD_LOGIC_vector(9 downto 0))。 END dmk。 ARCHITECTURE a OF dmk IS signal t: std_logic。 BEGIN PROCESS (clk) BEGIN IF (clk39。EVENT AND clk = 39。139。) THEN IF t=39。039。 then ds=0000001010。 t=39。139。 ELSIF (up=39。139。 and down=39。039。) THEN if ds=999 then ds=ds。 else ds=ds+1。 基于 FPGA 的出租車多功能計(jì)費(fèi)系統(tǒng)設(shè)計(jì) 第 45 頁 共 52 頁 end if。 ELSIF (up=39。039。 and down=39。139。) THEN if ds=0 then ds=ds。 else ds=ds1。 end if。 ELSE ds=ds。 END IF。 END IF。 END PROCESS。 END a。 白天過 10 公里后加收費(fèi)設(shè)定模塊 library ieee。 USE 。 USE 。 ENTITY djs IS PORT(clk :