基于fpga的數(shù)字濾波器的設(shè)計(jì)_畢業(yè)設(shè)計(jì)論文-wenkub.com

　 　

【正文】 IIR濾波器設(shè)計(jì)仿真波形圖 總體設(shè)計(jì)DA電路配置模塊、AMP電路配置模塊、AD電路模塊、FIR濾波器模塊和IIR濾波器模塊在前文已經(jīng)設(shè)計(jì)完畢。相加減前，應(yīng)在muldata(i)最高位前補(bǔ)上“000”，21位的二進(jìn)制數(shù)加減法的進(jìn)位或者借位才能得到正確保存和運(yùn)算。狀態(tài)iir0完成iir_xn和iir_yn數(shù)據(jù)更新，新數(shù)據(jù)datain移入iir_xn(0)，新數(shù)據(jù)data_yn的高14位移入iir_yn(0)，兩者舊數(shù)據(jù)分別依次往高位移一位。end process。muldata(6))。muldata(2))+(000amp。cur_state=iir2。muldata(3)=iir_xn(3)*reg_bn(3)。cur_state=iir1。iir_xn(0)=datain。cur_state=iir0。)。039。iir_yn(0)=(others=39。)。039。elsif rising_edge(clk_50m) thencase cur_state iswhen inti=iir_xn(0)=(others=39。reg_bn(3)=0000101。reg_an(3)=0011001。signal cur_state:states:=inti。type reg3 is array(0 to 6) of std_logic_vector(20 downto 0)。type reg1 is array(0 to 3) of std_logic_vector(13 downto 0)。 dataout:out std_logic_vector(11 downto 0))。use 。不同在于IIR濾波器的輸出又反饋到輸入。上述程序綜合無(wú)誤后，進(jìn)行仿真。reg_hn即量化的濾波器系數(shù)，本來(lái)是量化成16位二進(jìn)制，但最高兩位都為零，故reg_hn(i)只保留了低14位。上述程序，使用了狀態(tài)機(jī)，共有三個(gè)狀態(tài)：fir0、fir1和fir2。end case。muldata(15))+(00000amp。muldata(11))+(00000amp。muldata(7))+(00000amp。muldata(3))+(00000amp。when fir2=accutemp=(00000amp。cur_state=fir1。 thencur_state=fir0。reg_hn(10)=10010000100011。reg_hn(14)=00001000011011。reg_hn(16)=(others=39。reg_hn(8)=10101011101110。reg_hn(4)=00011010001000。039。beginreg_hn(0)=(others=39。039。type reg2 is array(0 to 17) of std_logic_vector(27 downto 0)。end firtest1。entity firtest1 isport(clk_50m:in std_logic。FIR濾波器設(shè)計(jì)程序如下：library IEEE。位串行乘法能節(jié)省大量硬件資源，但運(yùn)算周期過(guò)長(zhǎng)，對(duì)于數(shù)字濾波器這種高速率要求不宜采取。%之內(nèi)，故AMP電路和AD電路硬件上配置成功。波形結(jié)果符合其時(shí)序圖，故理論上配置成功。end Behavioral。end if。i1=i1+1。cur_state=adconfig1。elsif i131 then i1=i1+1。when adconfig1=convtemp=39。 thencur_state=adconfig0。beginadspi_sck=clk_50m。signal out0temp:std_logic_vector(13 downto 0)。architecture Behavioral of adconfig issignal t:integer range 0 to 34:=0。 adout0:out std_logic_vector(13 downto 0)。entity adconfig isport(adspi_sck:out std_logic。 SPI與AD電路通信時(shí)序圖根據(jù)時(shí)序圖，編寫(xiě)AD電路配置程序如下：library IEEE。AD電路讓SPI_MISO信號(hào)處于高阻態(tài)以保證獲得足夠的SPI_SCK時(shí)鐘周期。當(dāng)AD_CONV信號(hào)變高時(shí)，AD電路的兩個(gè)通道同時(shí)采樣。上述程序，綜合無(wú)誤后，進(jìn)行仿真。end if。i=i+1。139。amp_shdn=39。signal cs_temp:std_logic:=39。 amp_shdn:out std_logic。entity ampconfig isport(clk_50m:in std_logic。 模擬信號(hào)采集電路詳圖 SPI與AMP電路通信時(shí)序圖根據(jù)時(shí)序圖，編寫(xiě)AMP電路配置程序如下：library IEEE。當(dāng)AMP_CS置低時(shí)，SPI總線開(kāi)始進(jìn)行數(shù)據(jù)傳輸。放大器的增益由8位的命令字控制，由2個(gè)4位組成，分別控制兩個(gè)通道的增益。因而。預(yù)放大器的輸出連接到線性工藝LTC1407A1 AD電路。波形結(jié)果符合其時(shí)序圖，故理論上DA電路配置成功為了驗(yàn)證DA電路是否硬件上配置成功，將上述程序綜合，管腳約束，翻譯，映射，布局，產(chǎn)生下載文件，下載到FPGA中，運(yùn)行。end process。cur_state=daconfig0。elsespi_mosi=datatemp(31t2)。when daconfig0=if t2=32 thent2=0。0011amp。139。139。signal t2:integer range 0 to 32:=0。end daconfig4。 dac_cs:out std_logic。entity daconfig4 isport(spi_mosi:out std_logic。根據(jù)時(shí)序圖，編寫(xiě)DA電路配置程序如下：library IEEE。本設(shè)計(jì)采用最普通的命令字是COMMAND[3:0]=0011，表示立即更新選定的DA電路輸出。否則，31位會(huì)丟失。在時(shí)鐘信號(hào)的上升沿之后，數(shù)據(jù)至少持續(xù)4s有效。每位的傳輸與接收均相對(duì)于SPI_SCK時(shí)鐘 SPI與DA電路通信時(shí)序圖信號(hào)。參考電壓VREFERENCE在4個(gè)輸出通道之間有所差異。 。 DA電路配置本設(shè)計(jì)是基于spartan3e開(kāi)發(fā)板。利用VHDL設(shè)計(jì)的邏輯系統(tǒng)中，有許多是可以利用有限狀態(tài)機(jī)的設(shè)計(jì)方案來(lái)描述和實(shí)現(xiàn)的。這些都要求設(shè)計(jì)人員有著很強(qiáng)的問(wèn)題分析解決總結(jié)能力，對(duì)VHDL語(yǔ)言有很深的理解，且擁有一定的設(shè)計(jì)經(jīng)驗(yàn)。VHDL語(yǔ)言具有設(shè)計(jì)方法靈活多樣、強(qiáng)大的硬件描述能力、很強(qiáng)的移植能力、設(shè)計(jì)描述與器件無(wú)關(guān)、易于共享和復(fù)用等優(yōu)點(diǎn) [14]。 6位二進(jìn)制系數(shù)量化結(jié)果分母多項(xiàng)式系數(shù)b(n)六位二進(jìn)制分子多項(xiàng)式系數(shù)a(n)六位二進(jìn)制b(0)=0000101a(0)=1000000b(1)=0000101a(1)=1100011b(2)=0000101a(2)=1010001b(3)=0000101a(3)=0011001重慶大學(xué)本科學(xué)生畢業(yè)設(shè)計(jì)（論文） 5 VHDL程序設(shè)計(jì)5 VHDL程序設(shè)計(jì) VHDL語(yǔ)言簡(jiǎn)介VHDL（VeryHighSpeed Integrated Circuit Hardware Description Language）意為超高速集成電路硬件描述語(yǔ)言，起初是由美國(guó)國(guó)防部開(kāi)發(fā)并使用，后來(lái)由IEEE進(jìn)一步發(fā)展完善并作為IEEE標(biāo)準(zhǔn)[13]。使用6位二進(jìn)制系數(shù)量化前后零極點(diǎn)分布相差很小。綜上兩點(diǎn)，選擇設(shè)計(jì)橢圓數(shù)字濾波器。for i1=1:4 y2=dectobin(y0(i1),6)。)。legend(39。grid on。極點(diǎn)39。)。zplane(b,a)。橢圓型量化后39。)。plot(w/pi,abs(h),39。,39。legend(39。b39。b39。a2=39。b2=39。wc2=39。n2=39。a1=39。b1=39。wc1=39。n1=39。a=39。b=39。wc=39。n=39。h1=freqz(b1,a1,w)。disp(bt)。[b1,a1]=butter(n1,wc1)。w=linspace(0,*pi,200)。ws=2*pi*。在以上的調(diào)用中，加上參數(shù)‘s’，完成的是相應(yīng)模擬濾波器設(shè)計(jì)。MATLAB信號(hào)處理工具箱中提供了常用的設(shè)計(jì)IIR濾波器的函數(shù)，可以方便地調(diào)用這些函數(shù)來(lái)完成濾波器的設(shè)計(jì)，比如buttord，cheb1ord，cheb2ord，ellipord函數(shù)，他們分別對(duì)應(yīng)于數(shù)字巴特沃斯濾波器、數(shù)字切比雪夫I型濾波器、數(shù)字切比雪夫II型濾波器和數(shù)字橢圓濾波器階次N和截止頻率縮放因子wn的確定。 16位二進(jìn)制系數(shù)量化結(jié)果h(n)原始數(shù)據(jù)16位二進(jìn)制h(0)、h(17)000000000000000h(1)、h(16)00000000000000h(2)、h(15)00000001100001h(3)、h(14)00001000011011h(4)、h(13)00011010001000h(5)、h(12)00111010001011h(6)、h(11)01100101011110h(7)、h(10)10010000100011h(8)、h(9)10101011101110 IIR濾波器設(shè)計(jì)用MATLAB進(jìn)行IIR濾波器設(shè)計(jì)有兩種方法，第一種是直接調(diào)用數(shù)字濾波器函數(shù)設(shè)計(jì)，第二種是調(diào)用模擬濾波器函數(shù)設(shè)計(jì)模擬濾波器，再調(diào)用沖激響應(yīng)不變法或雙線性變換法映射函數(shù)，轉(zhuǎn)變成數(shù)字濾波器。 三種窗函數(shù)實(shí)現(xiàn)的FIR濾波器幅頻特性。使用布拉格曼窗時(shí)，副瓣峰值明顯比海明窗和矩形窗的小，很好地抑制了副瓣，符合預(yù)期要求。 end。disp(b1)。)。legend(39。ylabel(39。hold on。,omega0/pi,20*log10(abs(h0)),39。)。,39。)。歸一化頻率39。b39。b39。[h2,omega2]=freqz(b2,1,512)。b3=fir1(N31,2/15,w3)。w1=blackman(N1)。本設(shè)計(jì)中，所需FIR濾波器階數(shù)為17階，那么窗函數(shù)的長(zhǎng)度為18，調(diào)用窗函數(shù)和fir1函數(shù)時(shí)，應(yīng)注意N的值。在MATLAB中，函數(shù)fir1可以用于窗函數(shù)法設(shè)計(jì) 幾種常用窗函數(shù)的計(jì)算公式窗函數(shù)類(lèi)別計(jì)算公式矩形窗w=rectwin(N)三角形窗w=bartkett(N)海明窗w=hamming(N)漢寧窗w=hann(N)布萊克曼窗w=Blackman(N)FIR濾波器。轉(zhuǎn)換公式如下： （），是模擬域頻率，是采樣頻率，是數(shù)字域頻率。MATLAB中的信號(hào)處理工具箱提供了豐富的數(shù)字信號(hào)處理函數(shù)，比如窗函數(shù)、濾波器分析函數(shù)、濾波器設(shè)計(jì)函數(shù)、信號(hào)變換函數(shù)等，對(duì)于數(shù)字信號(hào)處理的應(yīng)用有很大的幫助。MATLAB的優(yōu)勢(shì)在于：編程環(huán)境、簡(jiǎn)單易用、強(qiáng)處理能力、圖形處理、程序接口和應(yīng)用軟件開(kāi)發(fā)等。MATLAB是一款主要用于科學(xué)計(jì)算及程序設(shè)計(jì)的可視化高性能軟件。 雙線性變換法的映射關(guān)系可表示為： （），起到調(diào)節(jié)兩者頻帶間關(guān)系的作用。為了使得數(shù)字濾波器與模擬濾波器頻率特性之間有某種相似性，并且是一種因果穩(wěn)定的映射，這種由S平面到Z平面的映射，應(yīng)當(dāng)滿足以下兩條：第一，S平面的虛軸jΩ必須映射為Z平面的單位圓；第二，S平面的左半平面必須映射為Z平面的單位圓內(nèi)[2]。切比雪夫?yàn)V波器和橢圓濾波器的幅頻特性都具有這種等波紋特性。濾波器階數(shù)增加意味著濾波器復(fù)雜度的增加。為了利用模擬濾波器設(shè)計(jì)IIR數(shù)字濾波器，必須先設(shè)計(jì)一個(gè)滿足技術(shù)指標(biāo)的模擬濾波器原型。級(jí)聯(lián)型和并聯(lián)型結(jié)構(gòu)能單獨(dú)調(diào)整零極點(diǎn)位置，但并聯(lián)型對(duì)于零點(diǎn)的調(diào)整不如級(jí)聯(lián)型方便。對(duì)于一個(gè)線性非移變系統(tǒng)，若交換級(jí)聯(lián)子系統(tǒng)的次序，總系統(tǒng)函數(shù)不變，即總的輸入與輸出之間的關(guān)系不變。IIR濾波的基本網(wǎng)絡(luò)結(jié)構(gòu)有直接型、級(jí)聯(lián)型和并聯(lián)型三種。本FIR濾波器設(shè)計(jì)選擇布萊克曼窗，大幅度地抑制副瓣。一般希望窗函數(shù)的頻譜滿足以下兩項(xiàng)要求：①主瓣盡可能窄，以獲得較陡的過(guò)渡帶。其有兩種常用的設(shè)計(jì)方法：窗函數(shù)法和頻率采樣法。本FIR濾波器設(shè)計(jì)也屬于種類(lèi)型。每一個(gè)h(n)的變化都將導(dǎo)致系統(tǒng)零點(diǎn)的變化，從而改變系統(tǒng)特性，對(duì)零點(diǎn)控制就不方便。其中直接型簡(jiǎn)單直觀，系數(shù)調(diào)整方便，是最常見(jiàn)的結(jié)構(gòu)。所謂線性相位特性，是指濾波器對(duì)不同頻率的正弦信號(hào)所產(chǎn)生的相移與正弦信號(hào)的頻率成直線關(guān)系。長(zhǎng)度為N的FIR濾波器系統(tǒng)函數(shù)可表示為： （）: （）(n)與單位脈沖響應(yīng)h(n)的直接卷積。各個(gè)模塊都驗(yàn)證成功，將其整和到一個(gè)整體程序，下載到硬件中進(jìn)行驗(yàn)證。在ISE平臺(tái)下，根據(jù)濾波器系數(shù)，使用VHDL語(yǔ)言對(duì)濾波器算法進(jìn)行編程并仿真驗(yàn)證。IIR濾波器可以利用模擬濾波成熟的設(shè)計(jì)理論進(jìn)行設(shè)計(jì)。設(shè)計(jì)FIR濾波器有兩種常用設(shè)計(jì)方法：從時(shí)域出發(fā)的窗函數(shù)法和從頻域出發(fā)的頻率采樣法。 研究思路對(duì)模擬濾波器和數(shù)字濾波器進(jìn)行比較，發(fā)現(xiàn)數(shù)字濾波器有很多優(yōu)點(diǎn)。另外邏輯門(mén)單元的數(shù)目和運(yùn)算單元的數(shù)目也是有限的。FPGA相比于DSP的優(yōu)勢(shì)在于FP