通信工程畢業設計-基于fpga的出租車計費系統的設計-文庫吧

【正文】 ......................................................................................................... 22 參考文獻 ......................................................................................................... 23 附 錄 ............................................................................................................. 24 致 謝 ............................................................................................................. 34 長沙學院畢業設計 (論文 ) 1 第 1 章 緒論 課題背景及目的 在我國社會經濟的全面發展過程中，各大中小城市的出租車營運事業也迅速發展，出租車已經成為人們日常出行選擇較為普遍的交通工具。出租車計價器是出租車營運收費的專用智能化儀表，是出租車市場規范化 、標準化以及減少司機與乘客之間發生糾紛的重要設備。一種功能完備、簡單易用、計量準確的出租車計價器是加強出租車行業管理、提高服務質量的必備品。當計費系統在各大、中城市出租車中使用越來越廣泛，用戶對計費器的要求也越來越高。以出租車多功能計費器為例，用戶不僅要求計費器性能穩定，計費準確，有防作 弊功能 。同時還要求其具有車票打印、語音報話識別、電腦串行通信及稅控等功能 。不同國家和地區的收費方式存在差異，即使在同一地區，不同車型的出租車其收費方式也有差別，而且出租車還面臨幾年一次的調價或調整收費方式等問題。傳統的基于單片機設計的出租車多功能計費器已遠遠跟不上這種變化，功能升級很繁瑣，需要硬件重組和軟件更新同步進行，成本高，并且每次升級都可能出現新的不穩定因素 。而基于現場可編程邏輯陣列 (FPGA)的出租車多功能計費器，采用硬件描述語言VerilogHDL 和邏輯綜合為基礎的自頂向下的電路設計方法，開發成本 低，周期短，可靠性高，功能升級方便，滿足了用戶的要求。該系統在不改變硬件電路的前提下，具有可以重構系統的功能；采用完全相同電路結構，只要根據各地區的要求在 VerilogHDL 程序中設置各參數，就可以適應各地區出租車不同計費標準的需要，還可以根據各地區需求增加其他功能 [1]。 國內外研究狀況 從國內外的各種研究方法來看，實現出租車計費系統總共有三種方案。利用大規模的數字邏輯器件來實現，利用 89C51 實現，利用 CPLD/FPGA 來實現。二十世紀后半期，數字系統得到了飛速發展，同時為了提高系統的可靠性與通 用性，微處理器和專業集成電路逐漸取代了通用全硬件電路。目前，業界大量可編程邏輯器件，尤其是現場可編程器件被大量地應用在集成電路的制作當中 [2]。 理想的可編程邏輯開發系統能符合大量的設計要求：它能支持不同結構的器件。在多種平臺運行，提供易于使用的界面，并且有廣泛的特征?？删幊唐骷倪壿嫻δ苊枋鲆话惴譃樵韴D描述和硬件語言描述，原理圖描述是一種直觀簡便的方法，它可以講現 長沙學院畢業設計 (論文 ) 2 有的小規模集成電路實現的功能直接用可編程器件來實現，而不必去將現有的電路用語言來描述，但電路圖描述方法無法做到簡練。而語言描述可以精確和簡練地 表示電路的邏輯功能，現在可編程器件的設計過程中廣泛使用。常用的硬件描述語言有 ABEL、 VHDL語言等，其中 VHDL 語言是一種行為描述語言，其編程結構類似于計算機中的 C 語言，在描述復雜邏輯設計時，非常簡潔，具有很強的邏輯描述和仿真能力，是未來硬件設計語言的主流。 課題研究方法 在分析了相關資料的基礎上，首先了解了出租車計費系統的重要性，國內外實現該系統的不同方法。在方案的選擇上，對比了各個方案的優缺點，并對現有的計費系統進行了更新，使它能夠更好的滿足不同的要求。 采用軟件仿真方法對計費系統進行仿真，模 擬電動機輸出信號，設置初始值，得出仿真波形并進行觀察。 論文構成及研究內容 論文包括緒論、出租車計費系統的設計、關外圍電路、結論等四大部分組成。核心部分是設計說明部分和 FPGA 程序設計部分。 本文的的基本框架為：在方案的論證和設計說明部分一章中，同時介紹了總體設計框架，并對各個部分進行了詳細說明。在計費系統的實現一章中，介紹了計費系統的相關外圍電路，使系統更完善。 長沙學院畢業設計 (論文 ) 3 第 2 章 設計相關工具簡介 EDA 簡介 電子設計技術的核心就是 EDA 技術， EDA 是指以計算機為工作 臺，融合應用電子技術、計算機技術、智能化技術最新成果而研制成的電子 CAD 通用軟件包，主要能輔助進行三方面的設計工作，即 IC 設計、電子電路設計和 PCB 設計。 EDA 技術已有 30 年的發展歷程，大致可分為三個階段。 70 年代為計算機輔助設計 (CAD)階段，人們開始用計算機輔助進行 IC 版圖編輯、 PCB 布局布線，取代了手工操作。 80 年代為計算機輔助工程(CAE)階段。與 CAD 相比， CAE 除了有純粹的圖形繪制功能外，又增加了電路功能設計和結構設計，并且通過電氣連接網絡表將兩者結合在一起，實現了工程設計。 CAE 的主要功能是： 原理圖輸入，邏輯仿真，電路分析，自動布局布線， PCB 后分析。 90年代為電子系統設計自動化 (EDA)階段 [3]。 中國 EDA市場已漸趨成熟，不過大部分設計工程師面向的是 PC 主板和小型 ASIC 領域，僅有小部分（約 11%）的設計人員 開 發復雜的片上系統器件。為了與臺灣和美國的設計工程師形成更有力的競爭，中國的設計隊伍有必要購入一些最新的 EDA 技術。 在 EDA 軟件開發方面，目前主要集中在美國。但各國也正在努力開發相應的工具。日本、韓國都有 ASIC 設計工具，但不對外開放 。中國華大集成電路設計中心，也提供IC設計軟件， 但性能不是很強。相信在不久的將來會有更多更好的設計工具有各地開花并結果。據最新統計顯示，中國和印度正在成為電子設計自動化領域發展最快的兩個市場，年復合增長率分別達到了 50%和 30%。 EDA 技術發展迅猛，完全可以用日新月異來描述。 EDA 技術的應用廣泛，現在已涉及到各行各業。 EDA 水平不斷提高，設計工具趨于完美的地步。 EDA 市場日趨成熟，但我國的研發水平 還 很有限，需迎頭趕上。 FPGA 簡介 FPGA 是英文 Field Programmable Gate Array 的縮寫，即現場可編程門陣列，它是在 PAL、 GAL、 EPLD 等可編程器件的基礎上進一步發展的產物。它是作為專用集成電路（ ASIC）領域中的一種半定制電路而出現的，既解決了定制電路的不足，又克服了原有可編程器件門電路數有限的缺點。 FPGA 采用了邏輯單元陣列 LCA（ Logic Cell Array）這樣一個新概念，內部包括可 長沙學院畢業設計 (論文 ) 4 配置邏輯模塊 CLB（ Configurable Logic Block）、輸出輸入模塊 IOB（ Input Output Block）和內部連線（ Interconnect）三個部分。 FPGA 的基本特點主要有： （ 1）采用 FPGA 設 計 ASIC 電路，用戶不需要投片生產，就能得到合用的芯片。 （ 2） FPGA 可做其它全定制或半定制 ASIC 電路的中試樣片。 （ 3） FPGA 內部有豐富的觸發器和 I／ O 引腳。 （ 4） FPGA 是 ASIC 電路中設計周期最短、開發費用最低、風險最小的器件之一。 （ 5） FPGA 采用高速 CHMOS 工藝，功耗低，可以與 CMOS、 TTL 電平兼容。 可以說， FPGA 芯片是小批量系統提高系統集成度、可靠性的最佳選擇之一。 目前 FPGA 的品種很多，有 XILINX 的 XC系列、 TI公司的 TPC 系列、 ALTERA 公司的FIEX 系 列等。 FPGA 是由存放在片內 RAM 中的程序來設置其工作狀態的，因此，工作時需要對片內的 RAM 進行編程。用戶可以根據不同的配置模式，采用不同的編程方式。 加電時， FPGA 芯片將 EPROM 中數據讀入片內編程 RAM 中，配置完成后， FPGA 進入工作狀態。掉電后， FPGA 恢復成白片，內部邏輯關系消失，因此， FPGA 能夠反復使用。FPGA 的編程無須專用的 FPGA 編程器，只須用通用的 EPROM、 PROM 編程器即可。當需要修改 FPGA 功能時，只需換一片 EPROM 即可。這樣，同一片 FPGA，不同的編程數據，可以產生不同 的電路功能。因此， FPGA 的使用非常靈活。 FPGA 有多種配置模式：并行主模式為一片 FPGA 加一片 EPROM 的方式；主從模式可以支持一片 PROM 編程多片 FPGA；串行模式可以采用串行 PROM 編程 FPGA；外設模式可以將 FPGA 作為微處理器的外設，由微處理器對其編程 [4]。 硬件描述語言 VHDL簡介 VHDL 全名是 VeryHighSpeed Integrated Circuit Hardware Description Language(超高速集成電路硬件描述語言 ),誕生于 1982 年。 1987 年 底， VHDL 被 IEEE 和美國國防部確認為標準硬件描述語言。自 IEEE 公布了 VHDL 的標準版本， IEEE1076（簡稱 87 版 )之后，各 EDA 公司相繼推出了自己的 VHDL 設計環境，或宣布自己的設計工具可以和 VHDL 接口。此后 VHDL 在電子設計領域得到了廣泛的接受，并逐步取代了原有的非標準的硬件描述語言。 1993 年， IEEE 對 VHDL 進行了修訂，從更高的抽象層次和系統描述能力上擴展 VHDL 的內容，公布了新版本的 VHDL，即 IEEE 標準的 10761993 版本，（簡稱 93 版）。現在， VHDL 和 Verilog 作為 IEEE 的工業標準硬件描述語言，又得到眾多 EDA 公司的支持，在電子工程領域，已成為事實上的通用硬件描述語言。有專家認為，在新的世紀中， VHDL 于 Verilog 語言將承擔起大部分的數字系統設計任務。 VHDL 主要用于描述數字系統的結構，行為，功能和接口。除了含有許多具有硬件特 長沙學院畢業設計 (論文 ) 5 征的語句外， VHDL 的語言形式和描述風格與句法是十分類似于一般的計算機高級語言。VHDL 的程序結構特點是將一項工程設計，或稱設計實體（可以是一個元件，一個電路模塊或一個系統）分成外部（或稱可是部分 ,及端口 )和內部（或稱不可視部分），既涉及實 體的內部功能和算法完成部分。在對一個設計實體定義了外部界面后，一旦其內部開發完成后，其他的設計就可以直接調用這個實體。這種將設計實體分成內外部分的概念是 VHDL 系統設計的基本點 [5]。 開發軟件 QuartusII 簡介 Quartus II 是 Altera 公司推出的 CPLD/F[GA 開發工具， Quartus II 提供了完全集成且與電路結構無關的開發包環境，具有數字邏輯設計的全部特性 。 Quartus II 設計流程： （ 1） 設計輸入：完成期間的硬件描述，包括文本編輯器、塊與符號編輯器、MegaWizard 插件管理器、約束編輯器和布局編輯器等工具； （ 2） 綜合：包括分析和綜合器以、輔助工具和 RTL 查看器等工具； （ 3） 布局連線：將設計綜合后的網表文件映射到實體器件的過程，包括 Fitter 工具、約束編輯器、布局圖編輯器、芯片編輯器和增量布局連線工具； （ 4） 仿真： Quartus II 提供了功能仿真和時序仿真兩種工具； （ 5） 器件編程與配置：包括四種編程模式，即被動串行模式、 JTAG 模式、主動串行模式和插座內編程模式 [6]。 使用 New Project Wizard 新建一個工程的過程： （ 1） 制定工程的文件存放目錄、工程名以及最頂層的設計實體名，在默認情況下，工程名與最頂層的設計實體名是相同的。 （ 2） 添加文件，包括最頂層的設計實體文件以及一些額外的電路模塊描述文件或定制的功能庫。 （ 3） 選擇目標芯片，具體芯片最好讓編譯器根據工程設計的實際情況自動選擇。 （ 4） 第三方 EDA 工具設定，包括設計輸入與綜合工具、仿真工具、時序分析工具等，默認為 Quartus II 自帶的仿真器、綜合器以及時序分析器。 （ 5） 最后一步系統將整體工程的各項參數和設置總結并顯示出來，這時即可完成工程的創建 [7]。 長沙學院畢業設計 (論文 ) 6 第 3 章 設計方案及原理