fir數字濾波器的dsp設計與實現畢業論文(編輯修改稿)

　

【文章內容簡介】 +1的線性相位FIR濾波器，濾波器的理想頻率響應由F和A描述，這種濾波器是按最大絕對誤差最小化的逼近準則設計的。FIR階數估計(低通、高通、帶通、多頻帶)renezord()，語法格式為[N, Fo，An，W]=remezord(F，A，DEV，Fs)返回調用:remez()函數需要給定的輸入參數即階數N，歸一化頻帶邊緣Fo，頻帶幅值Ao和權值W。復數非線性相位等紋波FIR濾波器的設計cremez，語法格式為B=cremez(N，F，‘frest’，W)返回一個對理想頻率響應最佳逼近的N+l階FIR濾波器。Bartlett窗函數bartleet()，語法格式為bartlett(N)返回一N點Bartlett窗，結果為列向量。Blackman窗函數blackman()，語法格式為blackman(N)返回一N點Blackman窗，結果為列向量。矩形窗函數boxcar()，語法格式為boxcar(N)返回一N點矩形窗，結果為列向量。Hamming窗函數hamming()，語法格式為hamming(N)返回一N點Hamming窗，結果為列向量。Hanning窗函數hanning()，語法格式為hanning(N)返回一N點Hanning窗，結果為列向量。三角窗函數triang()，語法格式為triang(N)返回一N點三角窗，結果為列向量。Chebyshev窗函數chebwin()，語法格式為chebwin (N)返回一N點Chebyshev窗，其紋波為R(dB)，N必須為奇數。如果N為偶數，則返回的是一N+1點Chebyshev窗。Kaiser窗函數kaiser()，語法格式為kaiser(N，BETA)返回的是一N點的Kaiser窗。 MATLAB軟件數字濾波器仿真結果利用MATLAB軟件提供的相關函數可以設計8種數字濾波器:IIR低通濾波器、IIR高通濾波器、IIR帶通濾波器、IIR帶阻濾波器、FIR低通濾波器、FIR高通濾波器、FIR帶通濾波器、FIR帶阻濾波器。本畢業論文以設計FIR帶阻數字濾波器為例：阻帶頻率為2500HZ一3500HZ，通帶起始頻率分別為1500HZ和4500HZ，，采樣頻率為16000HZ。程序代碼和仿真結果如下:Fs=16000。[n,of,mo,w]=remezord([1500 2500 3500 4500],[1 0 1],[ ],16000)。b=remez(n,of,mo,w)。[h,f]=freqz(b)。plot(f*Fs/(2*pi),abs(h))。xlabel(39。幅度/Hz39。)。ylabel(39。幅值39。)FIR數字濾波器仿真結果5 數字濾波器硬件電路設計 基于DSP的數字濾波器總體硬件設計方案TI公司的2000系列和5000系列的DSP都是通用型的芯片，考慮到2000系列的DSP多用于控制方面，而5000系列較2000系列具有更高的時鐘頻率、更低的價格和更加強大的運算功能，在數字濾波器系統的設計中采用了TI公司的一款高性能、低功耗的定點DSP:TMS320VC5402。該DSP具有較快的運算速度:運算速度最快可達532MIPS。采用了低功耗設計方式:，I/。數字濾波系統的電路原理圖見附錄。數字濾波器系統方案框圖通常的設計中會采用5V供電并行的ADC(模數轉換)和DAC(數模轉換)芯片與DSP連接，傳輸數據過程中會占用總線的時間。考慮到TMS320VC5402的片上包含兩個McBSP(多通道緩沖串行口)接口，可以將這兩個通道模仿實現SPI的時序，因此本設計中采用了SPI接口器件，ADC芯片采用的是TLV1570，實現將需要濾波信號從模擬轉換到數字信號的實時采樣。數模轉換芯片采用的是TLV5608，實現濾波后的信號從數字信號恢復為所需要的模擬信號。JTGA口供DSP芯片下載程序調試。在下面的章節中將分別論述各個模塊電路設計技巧。 TMS320VC5402內部硬件結構TMS320VC5402是定點的數字信號處理器。它采用先進的修正哈佛結構，片內共有8條16位的總線，其中包括4條程序/數據總線和4條地址總線。CPU采用并行結構設計特點，使其能在一條指令周期內，高速地完成多項算術運算。CPU的基本組成如下:①40位算術邏輯運算單元(ALU)，包括一個40位桶形移位寄存器和2個獨立的40位累加器。②17X17位并行乘法器，與40位專用加法器相連，用于非流水線式單周期乘法/累加(做C)運算。③比較、選擇和存儲單元(CSSU)，用于加法/比較選擇。④指數編碼器，可以在單個周期內計算40位累加器中數值的指數。DSP5402的片上外圍電路包括:通用I/O引腳(XF和BIO)，定時器，時鐘發生器，一個與外部處理器通信的8位的HPI(Host Port Ineterface)接口，兩個多通道緩沖串行口McBSP(Multichannel BSP)。器片內存儲器的種類只要有以下幾種:雙訪問RAM(DARAM)，單訪問RAM(SRAM)和ROM。RAM一般映射在數據空間。DRAM一般由若干塊構成，由于每塊DARAM在一個機器周期內可以被訪問2次，中央處理單元和片內外設在一個周期內可以同時對其進行一次讀和一次寫操作。根據需要，通過改變處理器狀態寄存器的三個位MP/MC、OVYL和DROM來靈活地改變存儲器的配置。數據存儲空間還有一塊特殊的區域，00H~08H。這塊區域包含的是存儲器映像寄存器，它包含了DSP中所有的寄存器，可以通過讀這塊存儲器來了解各個寄存器的值，或者通過寫這塊寄存器來改變寄存器的值。因此編程時不能隨便向這個區域存儲數據，除非根據需要來改變相應寄存器的值，否則會導致程序運行結果錯誤。具有高度專業化的指令系統，包括單指令重復和塊指令重復操作，塊存儲器傳輸指令，32位長操作數指令，同時讀入2或3個操作數的指令，能并行存儲和并行加載的算術指令，條件存儲指令和從中斷快速返回。 復位電路設計為了確保系統能夠穩定的工作，復位電路是系統中必不可少的電路。電源剛加上電時，TMS320VC5402芯片處于復位狀態，/RS為低使芯片復位。為使芯片初始化正確，一般應保證/RS為低至少持續3個CLKOUT周期。但是，在上電后，系統的晶體振蕩器一般需要幾百毫秒的穩定期，一般為100200ms。對于實際的DSP應用系統，特別是產品化的DSP系統，其可靠性是一個不容忽視的問題。由于DSP系統的時鐘頻率較高，在運行時極有可能發生干擾和被干擾的現象，嚴重時系統可能會出現死機現象。為了克服這種情況，除了在軟件上做一些保護措施外，硬件上也必須做相應的處理。硬件上最有效的保護措施就是采用具有監視(Wathcdog)功能的自動復位電路。自動復位電路除了具有上電復位功能外，還具有監視系統運行并在系統發生故障或死機時再次復位的功能。其基本原理就是通過電路提供一個高低電平發生變化的信號，如果在規定的時間內這個信號不發生變化，自動復位電路就認為系統運行不正常并重新對系統進行復位。根據上述原理，在本系統的設計中采用了ADM706TAR芯片。該芯片具有上電復位功能，電壓監測功能和看門狗功能。數字濾波器系統復位電路原理圖 時鐘電路設計給DSP芯片提供時鐘一般有兩種方法。一種是利用DSP芯片內部所提供的晶振電路，在DSP芯片的Xl和X2/CLKIN之間連接一晶體可啟動內部振蕩器，晶體應為基本模式，且為并聯諧振。另一種方法是將外部的時鐘源直接輸入X2/CLKIN引腳，X1懸空。采用封裝好的晶體震蕩器，這種方法使用方便，因此得到了廣泛的應用，只要在引腳4上加電壓，引腳2接地，就可以在引腳3上得到所需的時鐘。 DSP時鐘電路原理圖 電源設計為了降低芯片的功耗，DSP5402芯片采用低電壓供電方式，并且采用內核電壓和I/0電壓分開的方式。TMS320VC5402芯片電源分為兩種，即內核電壓(CVdd)和I/O電壓(DVdd)，其中，I/。TMS320VC5402的電流消耗主要取決于器件的激活度，CVdd消耗的電流主要取決于CPU的激活度，外設消耗的電流取決于正在工作的外設及其速度。一般的，與CPU相比，外設消耗的電流比較小。時鐘電路也需要消耗一小部分的電流，而且這部分電流是恒定的，與CPU和外設的激活度無關。CVdd為器件的所有內部邏輯提供電流，包括CPU、時鐘電路和所有外設。DVdd只為外部接口引腳提供電壓，消耗的電流取決于外部輸出的速度和數量，以及在這些輸出上的負載電容。60mA，3QmA，因此可以得出該系統在全速工作的狀態下，最大功耗為25OmA。在本系統的設計中采用了兩片AMS1117來提供DSP芯片的I/O電源和內核電源。AMSl1l7為最大輸出電流可達800mA的LDO(Low Dropout Voltage Regulator)，、。由于LDO的功耗為(UIUO)IO I，而系統的輸入電壓為5V，為將低整個系統的功耗，而不是直接接到5V電源電壓上，這樣系統功耗將降低51mW。系統在工作狀態下，邏輯電平在不停的快速發生變化，因此系統的電源也會出現不同程度的波動，為保證系統的電源完整性，在輸入5V電源、在所有芯片的各個電源管腳處都增加了去禍電容。由于有兩個電源，需要考慮的一個問題是加電次序。理想情況下，DSP芯片上的兩個電源同時加電，但是在一些場合很難做到。如果不能做到同時加電，應先對DVdd加電，然后對CVdd加電。DVdd應不超過CVdd電壓2V。 JTAG接口設計JTAG(Joint Test Action Group)是1985年制定的檢測PCB和IC芯片的一個標準，1990年被修改后成為IEEE的一個標準。通過這個標準，可對具有JTAG接口的芯片的硬件電路進行邊界掃描和故障檢測。具有JTAG接口的芯片，相關JTAG引腳的定義為:TCK為測試時鐘輸入。TDI為測試數據輸入，數據通過TDI引腳輸入JTAG接口。TDO為測試數據輸出，數據通過TDO引腳從JTAG接口輸出。TMS為測試模式選擇，TMS用來設置JTAG接口處于某種特定的測試模式。TRST為測試復位，輸入引腳，低電平有效。設計一個DSP系統，一般必須考慮系統的軟件硬件調試，調試DSP系統一般離不開DSP仿真器。而仿真器通過仿真接口實現與DSP之間的數據交互。設計仿真接口比較簡單，只要根據DSP芯片所提供的接口類型按照相應的接口標準即可。下圖為JTAG仿真接口定義。JTAG仿真接口定義 內部存儲單元及外部存儲擴展 內部存器TMS320C54X內一般包括192K字的可尋址存儲器空間:64K字程序空間，64K字數據空間和64K字的I/O空間。片內存儲器的結構和容量根據芯片的型號有所區別，但都包含隨機存取存儲器(RAM)和只讀存儲器(ROM)。其中RAM又可以分為兩種類型:單訪問RAM(SARAM)和雙訪問RAM(DARAM)。當處理器發出的地址處在片內存儲器的范圍內時，就對片內的RAM或數據ROM尋址。當數據存儲器地址產生器發出地址不在片內存儲器的范圍內，處理器就會自動對外部數據存儲器尋址。 外部總線及外部存儲器接口通常一個DSP系統除了DSP芯片外，還需要外部的存儲器。外部存儲器一般有兩種，一種是存儲程序和固定數據的EPROM/PROM，一種是可讀可寫的快速RAM。目前市場上的EPROM工作電壓一般為5V，而且體積都較大。FLASH存儲器與EPROM相比，具有更高的性能價格比，而且體積小、功耗低、可電擦寫，使用比較方便。因此采用Flash存儲器存儲程序和固定數據是一種比較好的選擇。TMS320VC5402通過外部總線與外部存儲器以及拍設備相連。外部總線接口由數據總線、地址總線以及一組控制信號組成，可以用來尋址片外存儲器和I/O口1。主要外部接口信號見下表。擴展存儲器引腳信號定義外部接口總線是一組并行接口。它有兩個互相排斥的選通信號:MSTRB和IOSTRB。前者用于訪問外部程序或者數據存儲器，后者用于訪問I/O設備。讀/寫信號側W則控制數據傳送方向。外部數據準備輸入信號(REDAY)與片內軟件可編程等待狀態發生器一道，可以使處理器與各種速度的存儲器以及I/0設備接口。當與慢速器件通信時，CPU處于等待狀態，直到慢速器件完成了它的操作并發出READY信號才繼續運行。當外部設備需要尋址DSP的外部程序、數據和I/O存儲空間時，可以利用HOLD和HODLA信號，達到控制DSP外部資源的目的。CPU尋址片內存儲器時，外部數據總線置高阻狀態，而地址總線以及存儲器選擇信號均保持先前的狀態，此外，MSTRB、IOSTRB、R/W、IAQ和MSC信號均保持在無效狀態。 外部總線擴展Flash實現8位并行B00TTMS320VC5402內部具有ZK字的BOOT ROM，為脫機運行提供了五種啟動裝載模式:HPI端口啟動模式、標準串口啟動模式、I/O口啟動模式、串口EEPROM啟動模式和并行啟動方式。這些不同的BOOT方式可以滿足用戶不同的應用場合，對于