正文內(nèi)容

基于fpga的復(fù)指數(shù)轉(zhuǎn)換模塊設(shè)計(jì)(編輯修改稿)

2026-07-19 01:22 本頁面

　

【文章內(nèi)容簡介】 y1 = y0 x0。 z1 = z0 + 1639。h2000。 //45deg end end else begin x1=1639。hzzzz。 y1=1639。hzzzz。 z1=1639。hzzzz。 endend//level_2(第二級迭代)always @(posedge clk or negedge rst_n)begin if(!rst_n) begin x2=1639。h0000。 y2=1639。h0000。 z2=1639。h0000。 end else if(ena==139。b1) begin if(z1[15]==139。b0) //當(dāng)前的相位值是正的 begin x2 = x1 {y1[DATA_WIDTH1],y1[DATA_WIDTH2:1]}。//y1向右移一位且最高位不變 y2 = y1 + {x1[DATA_WIDTH1],x1[DATA_WIDTH2:1]}。//x1向右移一位且最高位不變 z2 = z1 1639。h12E4。 // end else //當(dāng)前的相位值是負(fù)的 begin x2 = x1 + {y1[DATA_WIDTH1],y1[DATA_WIDTH2:1]}。 y2 = y1 {x1[DATA_WIDTH1],x1[DATA_WIDTH2:1]}。 z2 = z1 + 1639。h12E4。 // end end else begin x2=1639。hzzzz。 y2=1639。hzzzz。 z2=1639。hzzzz。 endend//level_3(第三級迭代)always @(posedge clk or negedge rst_n)begin if(!rst_n) begin x3=1639。h0000。 y3=1639。h0000。 z3=1639。h0000。 end else if(ena==139。b1) begin if(z2[15]==139。b0) begin x3 = x2 {{2{y2[DATA_WIDTH1]}},y2[DATA_WIDTH2:2]}。 y3 = y2 + {{2{x2[DATA_WIDTH1]}},x2[DATA_WIDTH2:2]}。 z3 = z2 1639。h09FB。 // end else begin x3 = x2 + {{2{y2[DATA_WIDTH1]}},y2[DATA_WIDTH2:2]}。 y3 = y2 {{2{x2[DATA_WIDTH1]}},x2[DATA_WIDTH2:2]}。 z3 = z2 + 1639。h09FB。 // end end else begin x3=1639。hzzzz。 y3=1639。hzzzz。 z3=1639。hzzzz。 endend //level_4(第四級迭代)always @(posedge clk or negedge rst_n)begin if(!rst_n) begin x4=1639。h0000。 y4=1639。h0000。 z4=1639。h0000。 end else if(ena==139。b1) begin if(z3[15]==139。b0) begin x4 = x3 {{3{y3[DATA_WIDTH1]}},y3[DATA_WIDTH2:3]}。 y4 = y3 + {{3{x3[DATA_WIDTH1]}},x3[DATA_WIDTH2:3]}。 z4 = z3 1639。h0511。 // end else begin x4 = x3 + {{3{y3[DATA_WIDTH1]}},y3[DATA_WIDTH2:3]}。 y4 = y3 {{3{x3[DATA_WIDTH1]}},x3[DATA_WIDTH2:3]}。 z4 = z3 + 1639。h0511。 // end end else begin x4=1639。hzzzz。 y4=1639。hzzzz。 z4=1639。hzzzz。 endend //level_5(第五級迭代)always @(posedge clk or negedge rst_n)begin if(!rst_n) begin x5=1639。h0000。 y5=1639。h0000。 z5=1639。h0000。 end else if(ena==139。b1) begin if(z4[15]==139。b0) begin x5 = x4 {{4{y4[DATA_WIDTH1]}},y4[DATA_WIDTH2:4]}。 y5 = y4 + {{4{x4[DATA_WIDTH1]}},x4[DATA_WIDTH2:4]}。 z5 = z4 1639。h028B。 // end else begin x5 = x4 + {{4{y4[DATA_WIDTH1]}},y4[DATA_WIDTH2:4]}。 y5 = y4 {{4{x4[DATA_WIDTH1]}},x4[DATA_WIDTH2:4]}。 z5 = z4 + 1639。h028B。 // end end else begin x5=1639。hzzzz。 y5=1639。hzzzz。 z5=1639。hzzzz。 endend //level_6(第六級迭代)always @(posedge clk or negedge rst_n)begin if(!rst_n) begin x6=1639。h0000。 y6=1639。h0000。 z6=1639。h0000。 end else if(ena==139。b1) begin if(z5[15]==139。b0) begin x6 = x5 {{5{y5[DATA_WIDTH1]}},y5[DATA_WIDTH2:5]}。 y6 = y5 + {{5{x5[DATA_WIDTH1]}},x5[DATA_WIDTH2:5]}。 z6 = z5 1639。h0145。 // end else begin x6 = x5 + {{5{y5[DATA_WIDTH

點(diǎn)擊復(fù)制文檔內(nèi)容

環(huán)評公示相關(guān)推薦

基于fpga的遙測系統(tǒng)設(shè)計(jì)-資料下載頁

【總結(jié)】南昌航空大學(xué)學(xué)士學(xué)位論文11緒論引言隨著數(shù)字通信的廣泛應(yīng)用,可編程邏輯器件容量、功能的不斷擴(kuò)大,集成電路的設(shè)計(jì)已經(jīng)進(jìn)入片上系統(tǒng)(SOC)和專用集成電路(ASIC)的時代。由于硬件描述語言VHDL可讀性、可移植性、支持對大規(guī)模設(shè)計(jì)的分解和對已有設(shè)計(jì)的再利用等強(qiáng)大功能,迅速出現(xiàn)在各種電子設(shè)計(jì)自動化(EDA)系統(tǒng)中,先進(jìn)的開發(fā)工具使整

2026-07-08 10:24

基于fpga的數(shù)字秒表的設(shè)計(jì)-資料下載頁

【總結(jié)】本科畢業(yè)論文（設(shè)計(jì)）題目基于FPGA的數(shù)字秒表的設(shè)計(jì)學(xué)生姓名龐建鏗學(xué)號2020200241系名物理與電子信息工程系專業(yè)年級2020級（1）班指導(dǎo)教師許發(fā)翔職稱助教單位百色學(xué)院輔

2025-11-01 03:46

基于fpga的鬧鐘系統(tǒng)的設(shè)計(jì)-資料下載頁

【總結(jié)】基于FPGA的鬧鐘系統(tǒng)的設(shè)計(jì)1本科生畢業(yè)設(shè)計(jì)（論文）

2025-10-29 08:41

精品-基于fpga與單片機(jī)通訊的lcd顯示模塊設(shè)計(jì)畢業(yè)設(shè)計(jì)(論文-資料下載頁

【總結(jié)】精品-基于FPGA與單片機(jī)通訊的LCD顯示模塊設(shè)計(jì)畢業(yè)設(shè)計(jì)(論文)基于FPGA與單片機(jī)通訊的LCD顯示模塊設(shè)計(jì)摘要在數(shù)字電路技術(shù)高度發(fā)展的今天基于FPGA單片機(jī)的產(chǎn)品無處不在液晶顯示也成為現(xiàn)代顯示器的主流產(chǎn)品LCD液晶顯示已經(jīng)是人機(jī)交互界面得以實(shí)現(xiàn)的關(guān)鍵手段本文對基

2025-11-07 17:59

基于fpga的串口設(shè)計(jì)畢業(yè)設(shè)計(jì)-資料下載頁

【總結(jié)】目錄基于FPGA的串口設(shè)計(jì)目錄前言 11引言 1課題來源 1課題研究的研究背景 1國內(nèi)外的發(fā)展現(xiàn)狀、發(fā)展趨勢及存在的主要問題 2課題研究的指導(dǎo)思想與技術(shù)路線 3基于FPGA串口設(shè)計(jì)的技術(shù)要求 42UART原理介紹 5 53方案選擇 6設(shè)計(jì)語言的選擇 6電平轉(zhuǎn)換方式的選擇 7FPGA核心芯片的選擇

2026-06-09 15:36

基于fpga的串口設(shè)計(jì)_畢業(yè)設(shè)計(jì)-資料下載頁

【總結(jié)】目錄基于FPGA的串口設(shè)計(jì)目錄前言................................................................11引言.................................................................1課題來源

2025-08-19 19:24

基于fpga的電子鐘設(shè)計(jì)-資料下載頁

【總結(jié)】目錄第一章緒論 1第二章可編程邏輯器件概述及設(shè)計(jì)方案 2CPLD/FPGA概述及VHDL語言的特點(diǎn) 2 4EPF10K10LC84-4芯片簡介 5電子時鐘的設(shè)計(jì)方案 6第三章系統(tǒng)電路設(shè)計(jì) 7總體設(shè)計(jì) 7顯示電路設(shè)計(jì) 9分頻器電路 10掃描電路電路 12BCD碼多路選擇器 13BCD譯碼器 14位選

2026-06-09 16:34

基于fpga的計(jì)數(shù)器設(shè)計(jì)-資料下載頁

【總結(jié)】EDA課程設(shè)計(jì)項(xiàng)目名稱基于FPGA的計(jì)數(shù)器的設(shè)計(jì)專業(yè)班級通信102班學(xué)生姓名青瓜指導(dǎo)教師

2025-08-20 13:43

基于fpga的電機(jī)測速顯示設(shè)計(jì)-資料下載頁

【總結(jié)】基于FPGA的電機(jī)測速顯示設(shè)計(jì)摘要利用EDA技術(shù)和VHDL語言，設(shè)計(jì)了基于FPGA的電機(jī)測速顯示系統(tǒng)，使系統(tǒng)能夠完成對電動機(jī)轉(zhuǎn)速參數(shù)和數(shù)據(jù)的采集，實(shí)時記錄、處理、分析、顯示、的功能，通過軟件設(shè)計(jì)省去了大量硬件電路設(shè)計(jì)，具有一定的電路設(shè)計(jì)集成化，經(jīng)實(shí)際應(yīng)用證實(shí)，該系統(tǒng)運(yùn)行穩(wěn)定、安全可靠、抗干擾能力強(qiáng)、操做靈活、使用方便。以往主要是用單

2025-11-07 20:34

基于fpga的fsk調(diào)制解調(diào)設(shè)計(jì)-資料下載頁

【總結(jié)】摘要FPGA是現(xiàn)場可編程門陣列(FieldProgrammableGateArray)的簡稱。它具有可編程邏輯器件現(xiàn)場可編程的靈活性，又有門陳列器件功能強(qiáng)、高集成度和高速度的優(yōu)點(diǎn)，因此已在現(xiàn)代通信系統(tǒng)設(shè)計(jì)中被越來越廣泛的應(yīng)用。VHDL語言具有很強(qiáng)的電路描述和建模能力，能從多個層次對數(shù)字系統(tǒng)進(jìn)行建模和描述，從而大大簡化了硬件設(shè)計(jì)任務(wù)，提高了設(shè)計(jì)效率和可靠性。論文著重使用V

2026-06-18 17:17

基于fpga的計(jì)數(shù)器設(shè)計(jì)-資料下載頁

【總結(jié)】通信102班，姓名青瓜基于FPGA的計(jì)數(shù)器設(shè)計(jì)EDA課程設(shè)計(jì)項(xiàng)目名稱基于FPGA的計(jì)數(shù)器的設(shè)計(jì) 專業(yè)班級通信102班學(xué)生姓名青瓜指導(dǎo)教師

2026-06-13 13:44

基于fpga的溫度檢測系統(tǒng)設(shè)計(jì)-資料下載頁

【總結(jié)】湖北民族學(xué)院科技學(xué)院信息工程學(xué)院數(shù)字系統(tǒng)與Verilog設(shè)計(jì)報告題目：基于FPGA的溫度檢測系統(tǒng)設(shè)計(jì)姓名：學(xué)號：指導(dǎo)老師： 2014/6/2311摘要本文利用數(shù)字溫度傳感器DS18B20的數(shù)

2026-08-01 16:11

基于fpga的電子時鐘設(shè)計(jì)-資料下載頁

【總結(jié)】黃河科技學(xué)院畢業(yè)設(shè)計(jì)說明書第1頁1緒論現(xiàn)代社會的標(biāo)志之一就是信息產(chǎn)品的廣泛使用，而且是產(chǎn)品的性能越來越強(qiáng)，復(fù)雜程度越來越高，更新步伐越來越快。支撐信息電子產(chǎn)品高速發(fā)展的基礎(chǔ)就是微電子制造工藝水平的提高和電子產(chǎn)品設(shè)計(jì)開發(fā)技術(shù)的發(fā)展。前者以微細(xì)加工技術(shù)為代表，而后者的代表就是電子設(shè)計(jì)自動化（ElectronicDes

2025-11-22 22:32

基于fpga的復(fù)指數(shù)轉(zhuǎn)換模塊設(shè)計(jì)(編輯修改稿)

基于fpga的遙測系統(tǒng)設(shè)計(jì)-資料下載頁

基于fpga的數(shù)字秒表的設(shè)計(jì)-資料下載頁

基于fpga的鬧鐘系統(tǒng)的設(shè)計(jì)-資料下載頁

精品-基于fpga與單片機(jī)通訊的lcd顯示模塊設(shè)計(jì)畢業(yè)設(shè)計(jì)(論文-資料下載頁

基于fpga的串口設(shè)計(jì)畢業(yè)設(shè)計(jì)-資料下載頁

基于fpga的串口設(shè)計(jì)_畢業(yè)設(shè)計(jì)-資料下載頁

基于fpga的電子鐘設(shè)計(jì)-資料下載頁

基于fpga的計(jì)數(shù)器設(shè)計(jì)-資料下載頁

基于fpga的電機(jī)測速顯示設(shè)計(jì)-資料下載頁

基于fpga的fsk調(diào)制解調(diào)設(shè)計(jì)-資料下載頁

基于fpga的計(jì)數(shù)器設(shè)計(jì)-資料下載頁

基于fpga的溫度檢測系統(tǒng)設(shè)計(jì)-資料下載頁

基于fpga的電子時鐘設(shè)計(jì)-資料下載頁

基于fpga的電子鐘設(shè)計(jì)-資料下載頁

基于fpga的rs232設(shè)計(jì)-資料下載頁

基于fpga的復(fù)指數(shù)轉(zhuǎn)換模塊設(shè)計(jì)-文庫吧

基于fpga的復(fù)指數(shù)轉(zhuǎn)換模塊設(shè)計(jì)-wenkub

基于fpga的復(fù)指數(shù)轉(zhuǎn)換模塊設(shè)計(jì)(已修改)

基于fpga的復(fù)指數(shù)轉(zhuǎn)換模塊設(shè)計(jì)(編輯修改稿)