數字密碼鎖設計-資料下載頁

　　

【正文】 9。139。e3=39。139。 end if。 end process。end mux4_model_arch。仿真波形：將密碼預置為1，2，37）編碼電路library ieee。use 。entity encoder_model is port(a01,a11,a21,a31,a41,a51,a61,a71,a81,a91 : in std_logic。 b1,b2,b3,b4 :out std_logic data_in :out std_logic)。end encoder_model。architecture encoder_model_arch of encoder_model isbegin process(a01,a11,a21,a31,a41,a51,a61,a71,a81,a91) begin if(a01=39。139。) then b1=39。039。b2=39。039。b3=39。039。b4=39。039。 data_in=39。139。 elsif(a11=39。139。) then b1=39。139。b2=39。039。b3=39。039。b4=39。039。 data_in=39。139。 elsif(a21=39。139。) then b1=39。039。b2=39。139。b3=39。039。b4=39。039。 data_in=39。139。 elsif(a31=39。139。) then b1=39。139。b2=39。139。b3=39。039。b4=39。039。 data_in=39。139。 elsif(a41=39。139。) then b1=39。039。b2=39。039。b3=39。139。b4=39。039。 data_in=39。139。 elsif(a51=39。139。) then b1=39。139。b2=39。039。b3=39。139。b4=39。039。 data_in=39。139。 elsif(a61=39。139。) then b1=39。039。b2=39。139。b3=39。139。b4=39。039。 data_in=39。139。 elsif(a71=39。139。) then b1=39。139。b2=39。139。b3=39。139。b4=39。039。 data_in=39。139。 elsif(a81=39。139。) then b1=39。039。b2=39。039。b3=39。039。b4=39。139。 data_in=39。139。 elsif(a91=39。139。) then b1=39。139。b2=39。039。b3=39。039。b4=39。139。 data_in=39。139。 else b1=39。139。b2=39。139。b3=39。139。b4=39。139。 data_in=39。039。 end if。 end process。end encoder_model_arch。仿真波形：8）比較電路library ieee。use 。entity parator_model is port(b1,b2,b3,b4:in std_logic。 e1,e2,e3,e4:in std_logic。 dep :out std_logic)。end parator_model。architecture parator_model_arch of parator_model isbegin process(b1,b2,b3,b4,e1,e2,e3,e4) begin if (b1=e1amp。b2=e2amp。b3=e3amp。b4=e4) then dep=39。139。 else dep=39。039。 end if。 end process。end parator_model_arch。9）計數器電路library ieee。use 。use 。use 。entity counter_model is port(reset :in std_logic。 p :in std_logic。 s0,s1 :out std_logic。 full :out std_logic)。end counter_model。architecture counter_model_arch of counter_model is sigal count:std_logic_vector(1 downto 0)。begin process(reset,p) begin if(reset=39。139。) then count=39。0039。 full=39。139。 elsif(p39。event and p=39。139。) theb if(count=10) then count=00。 full=39。139。 else count=count+1。 end if。 end if。 end process。 s0=count(0)。 s1=count(1)。end counter_model_arch。 仿真波形：10）數碼顯示譯碼電路library ieee。use 。entity decoder_model is port(b1,b2,b3,b4 :in std_logic。 a,b,c,d,e,f,g :out std_logic)。end decoder_model。architecture decoder_model_arch of decoder_model is signal data_tmp:std_logic_vector(6 downto 0)。begin process(b1,b2,b3,b4) variable b:std_logic_vector(3 downto 0) begin b:=b4amp。b3amp。b2amp。b1。 case b is when 0000 =data_tmp =0111111。 when 0001 =data_tmp =0000110。 when 0010 =data_tmp =1011011。 when 0011 =data_tmp =1001111。 when 0100 =data_tmp =1100110。 when 0101 =data_tmp =1101101。 when 0110 =data_tmp =1111101。 when 0111 =data_tmp =0100111。 when 1000 =data_tmp =1111111。 when 1001 =data_tmp =1101111。 when others = data_tmp =0000。 end case。 end process。 a=data_tmp(0)。 b=data_tmp(1)。 c=data_tmp(2)。 d=data_tmp(3)。 e=data_tmp(4)。 f=data_tmp(5)。 g=data_tmp(6)。end decoder_model_arch。仿真波形：數碼管顯示從0~9的數字11）RS觸發器library ieee。use 。entity rs_dff is port(r,s :in std_logic。 q :out std_logic)。end rs_dff。architecture rtl of rs_dff is signal tmp1,tmp2:std_logic。begin tmp2=r nand tmp1。 tmp1=tmp2 nand s。 qtmp2。end rtl。12）指示電路library ieee。use 。entity indicator_model is port(wait_l :in std_logic。 s_lg :in std_logic。 s_lr :in std_logic。 clk_div1 :in std_logic。 led_g,led_r,alert: out std_logic)。end indicator_model。architecture indicator_model_arch of indicator_model is ponent rs_dff port(r,s :in std_logic。 q :out std_logic)。 end ponent rs_dff。 signal tmp1,tmp2:std_logic。begin U1:rs_dff port map (wait_l,s_lg,led_g)。 U2:rs_dff port map (wait_l,)。 tmp2= not tmp1。 alert=tmp2 and clk_div1。 led_r=tmp1。end indicator_model_arch。仿真波形：13）控制器模塊電路Wait_l準備狀態Ready?Reset輸入密碼上電等待狀態Wait_t?Open?S_lrDep?Full?計數加1S_lgOpen?Ready?Data_in?Data_in?Ready?報警狀態Ready?Open?S_lr報警返回Setup?啟動流程圖：NYNYNYNNYYNNN YYNNYY