三種葡萄葉部病害檢測系統設計doc-資料下載頁

　　

【正文】 128字節內部RAM，32個I/O口線，兩個16位定時/計數器，一個5向量兩級中斷結構，一個全雙工串行通信口，片內振蕩器及時鐘電路。同時，AT89C51可降至OHz的靜態邏輯操作，并支持兩種軟件可選的節電工作模式。空閑方式停止CPU的工作，但允許RAM，定時/計數器，串行通信口及中斷系統繼續工作。掉電方式保存RAM中的內容，但振蕩器停正工作并禁正其它所有部件工作到下一個硬件復位。32引腳功能說明：Vcc：電源電壓GND：地PO口：PO口是一組8位漏極開路型雙向I/O口，也即地址/數據總線復用口。作為輸出口用時，每位能吸收電流的方式驅動8個TTL邏輯門電路，對端口寫“I”可作為高阻抗端用。在訪問外部數據存儲器或程序存儲器時，這組日線分時轉換地址(低8位)和數據總線復用，在訪問期間激活內部上拉電阻。在Flash編程時，PO接收指令字節，而在程序校驗時，輸出指令字節，校驗時，要求外接上拉電阻。P1口：P1是一個帶內部上拉電陰的8位雙向I/O口，P1的輸出緩沖級可驅動(吸收或輸出電流)4個TTL邏輯Il電路。對端口寫“1” ，通過內部的上拉電阻把端口拉到高電平，此時可作輸入口。作輸入口使用時，囚為內部存在上拉電阻，某個引腳被外部信口拉低時會輸出一個電流(I IL)。Flash編程和程序校驗期間，P1接收低8位地址。33P2口:P2是一個帶有內部上拉電阻的8位雙向I/O日，P2的輸出緩沖級可驅動(吸收或輸出電流)4個TTL邏輯門電路。對端口寫“1” ，通過內部的上拉電阻把端口拉到高電平，此時可作輸入口，作輸入口使用時，囚為內部存在上拉電阻，某個引腳被外部信口拉低時會輸出一個電流(I IL)。在訪問外部程序存儲器或16位地址的外部數據存儲器(例如執行MOVX @DPTR指令)時，P2口送出高8位地址數據。在訪問8位地址的外部數據存儲器(如執行MOVX @RI指令)時，P2口線上的內容(也即特殊功能寄存器（CSFR）區中R2寄存器的內容)，在整個訪問期間小改變。Flash編程或校驗時，P2亦接收高位地址和其它控制信號。P3口：P3口是一組帶有內部上拉電阻的8位雙向I/O口。P3口輸出緩沖級可驅動(吸收或輸出電流)4個TTL邏輯門電路。對P3口寫入“1”時，它們被內部上拉電阻陰級拉高并可作為輸入端口。作輸入端時，被外部拉低的P3口將用上拉電阻輸出電流(IIL)。P3日除了作為一般的I/O口線外，更重要的用途是它的第二功能，如下表所示：P3口還接收一些用于Flash閃速存儲器編程和程序校驗的控制信號。RST：復位輸入。當振蕩器工作時，RST引腳出現兩個機器周期以上高電平將使單片機復位ALE/PROG：當訪問外部程序存儲器或數據存儲器時，ALE(地址鎖存允許)輸出脈沖用于鎖存地址的低8位字節。即使訪問外部存儲器，ALE仍以時鐘振蕩頻率的1/6輸出固定的正脈沖信號，因此它可對外輸出時鐘或用于定時口的。要注意的是:每當訪問外部數據存儲器時將跳過一個ALE脈沖。34對Flash存儲器編程期間，該引腳還用于輸入編程脈沖(PRaG)。如有必要，可通過對特殊功能寄存器（SFR）區中的8EH單元的DO位置位，可禁止ALE操作。該位置位后，只有一條MOVX和MOVC指令ALE會被激活。此外，該引腳會被微弱拉高，單片機執行外部程序時，應設置ALE無效。PSEN：程序儲存允許（PSEN）輸出是外部程序存儲器的讀選通信號，當AT89C51由外部程序存儲器取指令據（或數據)時，每個機器周期兩次PSEN有效，即輸出兩個脈沖。在此期間，當訪問外部數據存儲器，這兩次有效的PSEN出現。EA/VPP：外部訪問允許。欲使CPU僅訪問外部程序存儲器(地址OOOOHFFFFH)EA端必須保持低電平 (接地 )。需注意的是：如果加密位LB1被編程，復位時內部會鎖存EA端狀態。如EA端為高電平(接Vcc端)，CPU則執行內部程序存儲器中的指令。Flash存儲器編程時，該引腳加上+12V的編程允許電源Vpp，當然這必須是該器件是使用12V編程電壓Vpp。XTAL1：振蕩器反相放大器的及內部時鐘發生器的輸入端。XTAL2：振蕩器反相放大器的輸出端。時鐘振蕩器AT89C51中有一個用于構成內部振蕩器的高增益反相放大器，引腳XTAL1和XTAL2分別是該放大器的輸入端和輸出端。這個放大器與作為反饋元件的片外石英晶體或陶瓷諧振器一起構成自激振蕩器，振蕩電路參見圖5。外接石英晶體(或陶瓷諧振器)及電容C1，C2接在放大器的反饋回路中構成并聯振蕩電路。對外接電容C1，C2雖然沒有十分嚴格的要求，但電容容量的大小會輕微影響振蕩頻率的高低、振蕩器工作的穩定性、起振的難易程序及溫度穩定性，如果使用石英晶體，我們推薦電容使用30pF士IOpF，而如使用陶瓷諧振器建議選擇40pF士IOFo用戶也可以采用外部時鐘。采用外部時鐘的電路如圖5右圖所示。這種情況下，外部時鐘脈沖接到XTAL1端，即內部時鐘發生器的輸入端，XTAL2則懸空。35由于外部時鐘信號是通過一個2分頻觸發器后作為內部時鐘信號的，所以對外部時鐘信號的占空比沒有特殊要求，但最小高電平持續時間和最大的低電平持續時間應符和產品技術條件的要求。空閑節電模式AT89C51有兩種可用軟件編程的省電模式，它們是空閑模式和掉電工作模式。這兩種方式是控制專用寄存器PCON(即電源控制寄存器)中的PD()和IDL()位來實現的。PD是掉電模式，當PD=1時，激活掉電工作模式，單片機進入掉電工作狀態。IDL是空閑等待方式，當IDL=1，激活空閑工作模式，單片機進入睡眠狀態。如需同時進入兩種工作模式，即PD和IDL同時為1，則先激活掉電模式。在空閑工作模式狀態，CPU保持睡眠狀態而所有片內的外設仍保持激活狀態，這種方式由軟件產生。此時，片內RAM和所有特殊功能寄存器的內容保持小變。空閑模式可由任何允許的中斷請求或硬件復位終止。終止空閑工作模式的方法有兩種，其一是任何一條被允許中斷的事件被激活，IDL ()被硬件清除，即刻終止空閑工作模式。程序會首先響應中斷，進入中斷服務程序，執行完中斷服務程序并緊隨RETI(中斷返回)指令后，下一條要執行的指令就是使單片機進入空閑模式那條指令后而的一條指令。其二是通過硬件復位也可將空閑工作模式終止。需要注意的是，當由硬件復位來終止空閑工作模式時，CPU通常是從激活空閑模式那條指令的下一條指令開始繼續執行程序的，要完成內部復位操作，硬件復位脈沖要保持兩個機器周期(24個時鐘周期)有效，在這種情況下，內部禁止CPU訪問片內RAM，而允許訪問其它端口。為了避13免可能對口產生意外寫入，激活空閑模式的那條指令后一條指令應是一條對端口或外部存儲器的寫入指令。掉電模式在掉電模式下，振蕩器停止工作，進入掉電模式的指令是最后一條被執行的指令，片內RAM和特殊功能寄存器的內容在終止比掉電模式前被凍結。退出掉電模式的唯一方法是硬件復位，復位后將重新定義全部特殊功能寄存器但小改變RAM中的內容，在Vcc恢復到正常工作電平前，復位應無效，且必須保持一定時間以使振蕩器重啟動并穩定工作。