第20章門電路和組合邏輯電路-資料下載頁

　　

【正文】 的電路，稱為加法器。 （一）四位串行加法器 根據(jù)進位的方式不同，有串行加法器和超前進位加法器。 A3 B3 S3 C3 CO ? CI A2 B2 S2 C2 CO ? CI A1 B1 S1 C1 CO ? CI A3 B3 C01 S0 C0 CO ? CI 優(yōu)點：電路簡單，缺點速度慢。 下一頁 總目錄 章目錄 返回 上一頁 如： + A3 A2 A0 A1 B3 B2 B0 B1 S3 S2 S0 S1 C3 C2 C0 C1 實質(zhì)：將進位用兩個加數(shù)的各位狀態(tài)直接表示出來。 100000100100000?????????)CABBACACBBAC(（二）四位超前進位加法器 ](((1000001111011111)CABB)[AABBA)CABBAC????????下一頁 總目錄 章目錄 返回 上一頁 A2 B2 S3 ? CI A1 B1 S3 ? CI A0 B0 S3 ? CI 超前進位電路 C3 C01 下一頁 總目錄 章目錄 返回 上一頁 四位二進制超前加法器外引線排列圖 SS0011223 U A B A B A B A16 15 14 13 12 11 10 9 1 2 3 4 5 6 7 8 CC4008 10012333DD C S S S S C B UGND C B A S A B S 1000011116 15 14 13 12 11 10 9 1 2 3 4 5 6 7 8 74LS283 3333222CC C S B A S A B U下一頁 總目錄 章目錄 返回 上一頁 GND C B A S A B S 1000011116 15 14 13 12 11 10 9 1 2 3 4 5 6 7 8 74LS283 3333222CC C S B A S A B UGND C B A S A B S 1000011116 15 14 13 12 11 10 9 1 2 3 4 5 6 7 8 74LS283 3333222CC C S B A S A B U8位二進制加法電路 下一頁 總目錄 章目錄 返回 上一頁 編碼器 把二進制碼按一定規(guī)律編排，使每組代碼具有一特定的含義， 稱為編碼。 具有編碼功能的邏輯電路稱為編碼器。 n 位二進制代碼有 2n 種組合，可以表示 2n 個信息。 要表示 N個信息所需的二進制代碼應(yīng)滿足 2n? N 下一頁 總目錄 章目錄 返回 上一頁 二進制編碼器 將輸入信號編成二進制代碼的電路。 2n個 n位 編碼器 高低電平信號 二進制代碼 下一頁 總目錄 章目錄 返回 上一頁 (1) 分析要求： 輸入有 8個信號， 即 N=8，根據(jù) 2n ? N 的關(guān)系，即 n=3，即輸出為三位二進制代碼。 例： 設(shè)計一個編碼器，滿足以下要求： (1) 將 I0、 I … I7 8個信號編成二進制代碼。 (2) 編碼器每次只能對一個信號進行編碼，不 允許兩個或兩個以上的信號同時有效。 (3) 設(shè)輸入信號高電平有效。 下一頁 總目錄 章目錄 返回 上一頁 0 0 1 0 1 1 1 0 1 0 0 0 0 1 0 1 0 0 1 1 0 1 1 1 I0 I1 I2 I3 I4 I5 I6 I7 (2) 列編碼表： 輸入 輸 出 Y2 Y1 Y0 下一頁 總目錄 章目錄 返回 上一頁 (3) 寫出邏輯式并轉(zhuǎn)換成“與非”式 Y2 = I4 + I5 + I6 +I7 = I4 I5 I6 I7 . . . = I4+ I5+ I6+ I7 Y1 = I2+I3+I6+I7 = I2 I3 I6 I7 . . . = I2 + I3 + I6+ I7 Y0 = I1+ I3+ I5+ I7 = I1 I3 I5 I7 . . . = I1 + I3+ I5 + I7 下一頁 總目錄 章目錄 返回 上一頁 (4) 畫出邏輯圖 1 0 0 0 0 0 0 0 1 1 1 I7 I6 I5 I4 I3 I1 I2 amp。 amp。 amp。 1 1 1 1 1 1 1 Y2 Y1 Y0 下一頁 總目錄 章目錄 返回 上一頁 將十進制數(shù) 0~9 編成二進制代碼的電路 二 – 十進制編碼器 表示十進制數(shù) 4位 10個 編碼器 高低電平信號 二進制代碼 下一頁 總目錄 章目錄 返回 上一頁 列編碼表： 四位二進制代碼可以表示十六種不同的狀態(tài)，其中任何十種狀態(tài)都可以表示 0~9十個數(shù)碼，最常用的是 8421碼。 0 0 0 輸 出 輸 入 Y1 Y2 Y0 0 (I0) 1 (I1) 2 (I2) 3 (I3) 4 (I4) 5 (I5) 6 (I6) 7 (I7) 8 (I8) 9 (I9) Y3 0 0 0 1 1 1 0 1 0 0 0 0 1 1 1 1 0 0 0 1 1 0 1 1 0 0 0 0 0 0 0 0 0 0 1 1 1 8421BCD碼編碼表 下一頁 總目錄 章目錄 返回 上一頁 寫出邏輯式并化成“或非”門和“與非”門 Y3 = I8+I9 . = I4 + I6 I5 +I7 Y2 = I4 +I5 +I6 +I7 Y0 = I1 +I3 +I5 +I7 +I9 . = I1+I9 I3 +I7 I5 +I7 . . = I2 + I6 I3 +I7 Y1 = I2 +I3 +I6 +I7 下一頁 總目錄 章目錄 返回 上一頁 畫出邏輯圖 1 0 0 0 0 0 0 0 0 1 1 1 0 1 1 0 1 0 0 1 amp。 amp。 amp。 1 1 1 1 1 1 I1 I2 I3 I4 I5 I6 I7 I8 I9 Y3 Y2 Y1 Y0 下一頁 總目錄 章目錄 返回 上一頁 法二： 98983 . IIIIY ???765476542 IIIIIIIIY ?????????763276321 IIIIIIIIY ?????????97531975310IIIIIIIIIIY???????????7I下一頁 總目錄 章目錄 返回 上一頁 十鍵 8421碼編碼器的邏輯圖 +5V amp。 Y3 amp。 Y2 amp。 Y1 amp。 Y0 I0 I1 I2 I3 I4 I5 I6 I7 I8 I9 1K? 10 S0 0 1 S1 2 S2 3 S3 4 S4 5 S5 6 S6 7 S7 8 S8 9 S9 下一頁 總目錄 章目錄 返回 上一頁 當有 兩個或兩個以上 的信號同時輸入編碼電路，電路只能對其中一個優(yōu)先級別高的信號進行編碼。 即允許幾個信號同時有效，但電路只對其中優(yōu)先級別高的信號進行編碼，而對其它優(yōu)先級別低的信號不予理睬。 優(yōu)先編碼器 下一頁 總目錄 章目錄 返回 上一頁 CT74LS4147 編碼器功能表 I9 Y0 I8 I7 I6 I5 I4 I3 I2 I1 Y1 Y2 Y3 1 1 1 1 1 1 1 1 1 1 1 1 1 輸 入 (低電平有效 ) 輸 出 (8421反碼 ) 0 ? ? ? ? ? ? ? ? 0 1 1 0 1 0 ? ? ? ? ? ? ? 0 1 1 1 1 1 0 ? ? ? ? ? ? 1 0 0 0 1 1 1 0 ? ? ? ? ? 1 0 0 1 1 1 1 1 0 ? ? ? ? 1 0 1 0 1 1 1 1 1 0 ? ? ? 1 0 1 1 1 1 1 1 1 1 0 ? ? 1 1 0 0 1 1 1 1 1 1 1 0 ? 1 1 0 1 1 1 1 1 1 1 1 1 0 1 1 1 0 下一頁 總目錄 章目錄 返回 上一頁 例 :CT74LS147集成優(yōu)先編碼器 (10線 4線 ) T4147引腳圖 低電平 有效 G N D 1287654 YYIIIII091233CC N YIIIIYU16 15 14 13 12 11 10 9 1 2 3 4 5 6 7 8 CT74LS4147 下一頁 總目錄 章目錄 返回 上一頁 集成優(yōu)先編碼器 (8線 3線 ) G N D Y Y ST I I I I 12765400123EXSCC Y I I I I Y YU16 15 14 13 12 11 10 9 1 2 3 4 5 6 7 8 74LS148 74LS348 ST 為選通輸入端，低電平有效 0?ST 編碼器工作 1?ST 輸出均被鎖定在高電平 下一頁 總目錄 章目錄 返回 上一頁 集成優(yōu)先編碼器 (8線 3線 ) SY為選通輸出端，只有當所有的編碼輸入都為高電平，且 =0時， ，表示無編碼信號輸入，級連時可以擴展優(yōu)先編碼功能。 ST 0?SYEXY為優(yōu)先擴展輸出端，級連時可作輸出位的擴展端 只要有任何一個編碼輸入，且 =0時， 表示有編碼信號輸入 ST 0?EXY下一頁 總目錄 章目錄 返回 上一頁 用二片 148接成 16線 4線優(yōu)先編碼器 S012EX Y Y Y Y Y 01234567 IIIIIIII74LS148（ 1） 89101112131415 IIIIIIII74LS148（ 2） ST ST amp。 amp。 amp。 amp。 Y3 Y2 Y1 Y0 S012EX Y Y Y Y Y （ 2）有編碼為 0，無編碼時為 1 0?9I0 1 1 1 0 1 1 0 下一頁 總目錄 章目錄 返回 上一頁 譯碼器和數(shù)字顯示 譯碼是編碼的反過程，它是將代碼的組合譯成一個特定的輸出信號。 二進制譯碼器 8個 3位 譯碼器 二進制代碼 高低電平信號 下一頁 總目錄 章目錄 返回 上一頁 狀 態(tài) 表 例： 三位二進制譯碼器（輸出高電平有效） 輸 入 A B C Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 0 0 0 1 0 0 0 0 0 0 0 0 0 1 0 1 0 0 0 0 0 0 0 1 0 0 0