畢業(yè)論文基于fpga的學(xué)校打鈴器設(shè)計(jì)-文庫(kù)吧

【正文】 ，抗干擾能力也相應(yīng)提高。綜合分析和比較方案一和二，方案二中利用EDA技術(shù)設(shè)計(jì)學(xué)校打鈴器相對(duì)設(shè)計(jì)方式靈活，系統(tǒng)連線簡(jiǎn)單并易于校驗(yàn)，修改及完善也相對(duì)便捷，可以避免方案一中所用的芯片比較多，連線過(guò)于麻煩的問(wèn)題。因此，本設(shè)計(jì)總體設(shè)計(jì)方案采用基于EDA技術(shù)的方法。本設(shè)計(jì)內(nèi)容為基于FPGA的學(xué)校打鈴器，控制器底層模塊采用硬件描述語(yǔ)言設(shè)計(jì)，頂層模塊設(shè)計(jì)方法采用原理圖方式；打鈴器具有計(jì)時(shí)功能，能對(duì)時(shí)、分、秒正常計(jì)時(shí)和顯示；又具有定時(shí)打鈴功能，當(dāng)設(shè)定的打鈴時(shí)間與學(xué)校上下課時(shí)間點(diǎn)相同時(shí)打鈴；并且計(jì)時(shí)時(shí)間、定時(shí)時(shí)間、打鈴時(shí)長(zhǎng)（1S~15S內(nèi)）自由設(shè)置和調(diào)整，其數(shù)據(jù)信息通過(guò)數(shù)碼管或LCD顯示。學(xué)校打鈴器總體設(shè)計(jì)框圖如圖22所示。振蕩器產(chǎn)生穩(wěn)定的高頻脈沖信號(hào)，作為數(shù)字鐘的時(shí)間基準(zhǔn)，然后經(jīng)過(guò)分頻器輸出標(biāo)準(zhǔn)秒脈沖。秒計(jì)數(shù)器滿60后向分計(jì)數(shù)器進(jìn)位，分計(jì)數(shù)器滿60后向小時(shí)計(jì)數(shù)器進(jìn)位，小時(shí)計(jì)數(shù)器按照“24翻1”規(guī)律計(jì)數(shù)。計(jì)滿后各計(jì)數(shù)器清零，重新計(jì)數(shù)。計(jì)數(shù)器的輸出分別經(jīng)譯碼器送數(shù)碼管顯示。在控制信號(hào)中除了一般的校時(shí)信號(hào)外，還有時(shí)鐘清零信號(hào)。時(shí)基電路可以由石英晶體振蕩電路構(gòu)成，晶振頻率為25MHz，經(jīng)過(guò)分頻可得到秒脈沖信號(hào)。譯碼顯示電路由七段譯碼器完成，顯示由數(shù)碼管構(gòu)成。圖22 學(xué)校打鈴器總體設(shè)計(jì)框圖晶體振蕩器是構(gòu)成數(shù)字時(shí)鐘的核心，振蕩器的穩(wěn)定度及頻率的精度決定了數(shù)字鐘計(jì)時(shí)的準(zhǔn)確程度，它保證了時(shí)鐘的走時(shí)準(zhǔn)確及穩(wěn)定。石英晶體的選頻特性非常好，只有某一頻率點(diǎn)的信號(hào)可以通過(guò)它，其它頻率段的信號(hào)均會(huì)被它所衰減，而且振蕩信號(hào)的頻率與振蕩電路中的R、C元件的數(shù)值無(wú)關(guān)[7]。因此，這種振蕩電路輸出的是準(zhǔn)確度極高的信號(hào)。本設(shè)計(jì)FPGA外部使用的是25MHz晶振，在其內(nèi)部再根據(jù)需要進(jìn)行分頻。如圖23所示為分頻模塊連接圖。分頻模塊由25k分頻、200分頻、5分頻、50k分頻、250分頻組成。其中25k分頻的輸出作為按鍵消抖模塊的輸入時(shí)鐘信號(hào)，其頻率為1kHz；200分頻的輸出作為計(jì)時(shí)模塊調(diào)分模塊的時(shí)鐘輸入，其頻率為5Hz，；5分頻的輸出作為計(jì)時(shí)模塊中秒計(jì)時(shí)的輸入，為1Hz頻率的1s時(shí)鐘信號(hào)；50k分頻的輸出作為動(dòng)態(tài)掃描模塊的輸入時(shí)鐘，其頻率為500Hz；250分頻的輸出作為計(jì)時(shí)模塊調(diào)時(shí)模塊的輸入時(shí)鐘，其頻率為2Hz。圖23 分頻模塊連接圖現(xiàn)以5分頻為例進(jìn)行仿真，當(dāng)時(shí)鐘到第五個(gè)上升沿時(shí)，輸出由“0”變?yōu)椤?”，下降沿時(shí)又由“1”變?yōu)椤?”，產(chǎn)生一個(gè)脈沖。滿足設(shè)計(jì)要求。如圖225所示分別為分頻模塊仿真圖及其RTL圖。圖24 分頻模塊仿真圖圖25 分頻模塊RTL圖按鍵開(kāi)關(guān)電子設(shè)備實(shí)現(xiàn)人機(jī)對(duì)話的重要的器件之一[8]。由于大部分按鍵式機(jī)械觸點(diǎn)，在觸點(diǎn)閉合和斷開(kāi)時(shí)都會(huì)產(chǎn)生抖動(dòng)，為避免抖動(dòng)引起的誤動(dòng)作造成系統(tǒng)的不穩(wěn)定，就要求消除按鍵的抖動(dòng)，確保按鍵每按一次只做一次響應(yīng)。絕大多數(shù)按鍵都是機(jī)械式開(kāi)關(guān)結(jié)構(gòu)，由于機(jī)械式開(kāi)關(guān)的核心部件為彈性金屬簧片，因而在開(kāi)關(guān)切換的瞬間會(huì)在接觸點(diǎn)出現(xiàn)來(lái)回彈跳的現(xiàn)象，雖然只是進(jìn)行了一次按鍵，結(jié)果在按鍵信號(hào)穩(wěn)定的前后出現(xiàn)了多個(gè)脈沖[9]。如果將這樣的信號(hào)直接送給微處理器掃描采集的話，將可能把按鍵穩(wěn)定前后出現(xiàn)的脈沖信號(hào)當(dāng)做按鍵信號(hào)，這就出現(xiàn)人為的一次按鍵但微處理器以為多次按鍵的現(xiàn)象。機(jī)械式按鍵的抖動(dòng)次數(shù)、抖動(dòng)時(shí)間、抖動(dòng)波形都是隨機(jī)的，不同類型的按鍵其最長(zhǎng)抖動(dòng)時(shí)間也有差別，抖動(dòng)時(shí)間的長(zhǎng)短和按鍵的機(jī)械特征有關(guān)，一般為5~10ms，但是，有些按鍵的抖動(dòng)時(shí)間可達(dá)到20ms，甚至更長(zhǎng)。在本設(shè)計(jì)初期完成后，下載程序測(cè)試時(shí)，撥動(dòng)按鍵或者按下按鍵時(shí)顯示出現(xiàn)異常，這就需要加入按鍵消抖模塊。按鍵消抖模塊一般有硬件和軟件兩種方式，硬件就是加入去抖動(dòng)電路，這樣從根本上解決了按鍵抖動(dòng)問(wèn)題，除了專用電路以外，還可用編程FPGA或者CPLD設(shè)計(jì)相應(yīng)的邏輯和時(shí)序電路，對(duì)按鍵信號(hào)進(jìn)行處理，同樣可以達(dá)到去抖動(dòng)的目的，本次設(shè)計(jì)中采用硬件模塊消抖動(dòng)方式。模塊的實(shí)現(xiàn)方法是先判斷是否有按鍵按下，如有按鍵按下則延時(shí)一段時(shí)間，待抖動(dòng)過(guò)去之后再讀行線狀態(tài)，如果仍有低電平行線，則確定有按鍵按下，然后產(chǎn)生一個(gè)有按鍵按下的信號(hào)。該模塊有一個(gè)時(shí)鐘輸入端口，輸入時(shí)鐘信號(hào)是分頻出來(lái)的1kHZ的時(shí)鐘；有一個(gè)輸入端口與按鍵端相連；一個(gè)輸出端口，用于輸出有按鍵按下的信號(hào)。如圖26所示為消抖模塊符號(hào)圖。圖26 消抖模塊符號(hào)圖本設(shè)計(jì)的按鍵消抖模塊內(nèi)部電路相當(dāng)于一個(gè)D觸發(fā)器，如圖27所示為消抖模塊RTL圖。圖27 消抖模塊RTL圖該模塊在這里實(shí)現(xiàn)的比較簡(jiǎn)單，原理是當(dāng)有按鍵按下的時(shí)候，d會(huì)變成高電平，當(dāng)有時(shí)鐘上升沿到來(lái)且按鍵按下時(shí)，q輸出高電平。由于時(shí)鐘脈沖為1kHZ，故從有按鍵按下到輸入信號(hào)產(chǎn)生大概需要1ms。而按鍵產(chǎn)生抖動(dòng)的時(shí)間大約2ms到10ms，所以一旦計(jì)數(shù)完成，抖動(dòng)已經(jīng)過(guò)去，不會(huì)發(fā)生重鍵現(xiàn)象了，這樣就去除了抖動(dòng)。如圖28所示為按鍵消抖模塊波形仿真圖。圖28消抖模塊波形仿真時(shí)鐘模塊是學(xué)校打鈴器最基本的模塊，主要實(shí)現(xiàn)基本計(jì)時(shí)、調(diào)時(shí)、調(diào)分功能，包括秒計(jì)數(shù)模塊、分計(jì)數(shù)模塊、時(shí)計(jì)數(shù)模塊和調(diào)時(shí)模塊。如圖29所示為秒計(jì)數(shù)模塊符號(hào)圖。輸入端口clr是秒計(jì)數(shù)模塊的清零信號(hào)，也是整個(gè)數(shù)字中的使能信號(hào)，低電平有效； cp是秒脈沖輸入端口，外接分頻模塊頻率為1Hz的時(shí)鐘信號(hào)；輸出端口sqmsl[3..0]是秒時(shí)鐘的低位，sqmsh[3..0]是高位；co端口是進(jìn)位輸出端口，當(dāng)秒計(jì)數(shù)到59時(shí)輸出高電平，其它時(shí)候輸出低電平。圖29 秒計(jì)數(shù)模塊符號(hào)圖如圖2211所示分別為秒計(jì)數(shù)模塊RTL圖及波形仿真圖。由圖可以看出，隨著1s時(shí)鐘脈沖上升沿的到來(lái)，每來(lái)一次秒計(jì)數(shù)的低位就產(chǎn)生一個(gè)脈沖，當(dāng)計(jì)到9時(shí)變?yōu)?，秒計(jì)數(shù)的高位變?yōu)?，當(dāng)?shù)臀粸?，高位為5時(shí)，也就是計(jì)到59時(shí)，高、低位都變?yōu)?，且輸出co產(chǎn)生一個(gè)脈沖信號(hào)，由仿真圖可知滿足設(shè)計(jì)的要求。圖210 秒計(jì)數(shù)模塊RTL圖圖211 秒計(jì)數(shù)模塊波形仿真圖如圖21213所示為分計(jì)數(shù)模塊符號(hào)圖及RTL圖。輸入端口clr是分計(jì)數(shù)模塊的清零信號(hào)，也是整個(gè)數(shù)字中的使能信號(hào)，低電平有效； clk是秒脈沖輸入端口輸出端口；min0[3..0]是分計(jì)時(shí)的低位，min1[3..0]是分計(jì)時(shí)的高位；co端口是進(jìn)位輸出端口，接時(shí)計(jì)數(shù)的clk作為時(shí)鐘輸入，當(dāng)秒計(jì)數(shù)到59時(shí)輸出高電平，其它時(shí)候輸出低電平。圖212 分計(jì)數(shù)模塊符號(hào)圖圖213 分計(jì)數(shù)模塊RTL圖如圖214所示為分計(jì)數(shù)模塊波形仿真圖。給clk一定時(shí)鐘信號(hào)之后，clr高電平清零無(wú)效，每次達(dá)到時(shí)鐘脈沖上升沿時(shí)，分計(jì)數(shù)低位min0計(jì)一個(gè)數(shù)，計(jì)到9時(shí)向高位進(jìn)位，當(dāng)計(jì)到59時(shí)，模塊進(jìn)位輸出co產(chǎn)生一個(gè)脈沖信號(hào)，由仿真圖可知此模塊設(shè)計(jì)滿足設(shè)計(jì)要求。圖214 分計(jì)數(shù)模塊波形仿真圖圖215 時(shí)計(jì)數(shù)模塊符號(hào)圖如圖215所示為時(shí)計(jì)數(shù)模塊符號(hào)圖。輸入端口clr是時(shí)計(jì)數(shù)模塊的清零信號(hào)，也是整個(gè)數(shù)字中的使能信號(hào)，低電平有效； clk是秒脈沖輸入端口輸出端口；sl[3..0]是分計(jì)時(shí)的低位，sh[3..0]是分計(jì)時(shí)的高位。圖216 時(shí)計(jì)數(shù)模塊波形仿真圖時(shí)計(jì)數(shù)模塊波形仿真圖如圖216所示。clk接分計(jì)時(shí)模塊的僅為輸出，給定時(shí)鐘信號(hào)，clr高電平清零無(wú)效，每次達(dá)到時(shí)鐘脈沖上升沿時(shí)，時(shí)計(jì)數(shù)低位sl計(jì)一個(gè)數(shù)，計(jì)到9時(shí)向高位進(jìn)位，當(dāng)計(jì)到24時(shí)，高、低都變?yōu)榱悖?jì)數(shù)重新開(kāi)始，由仿真圖可知此模塊設(shè)計(jì)滿足設(shè)計(jì)要求。圖217 調(diào)時(shí)模塊符號(hào)圖如圖217所示為調(diào)時(shí)模塊符號(hào)圖。本設(shè)計(jì)的調(diào)時(shí)模塊類似于二選一數(shù)據(jù)選擇器，輸入端口key是調(diào)時(shí)模塊的調(diào)時(shí)開(kāi)關(guān)，當(dāng)為高電平是輸出a的數(shù)據(jù)，當(dāng)為低電平時(shí)輸出b的數(shù)據(jù)；a端接上一個(gè)計(jì)時(shí)模塊的進(jìn)位輸出；b端接分頻器的輸出時(shí)鐘脈沖；c為模塊的輸出，作為計(jì)時(shí)模塊的輸入時(shí)鐘。由此可知當(dāng)key為低電平時(shí)可進(jìn)行調(diào)時(shí)、調(diào)分。圖218 調(diào)時(shí)模塊波形仿真圖 如圖218所示為調(diào)時(shí)模塊波形仿真圖。當(dāng)key為低電平時(shí)，調(diào)時(shí)模塊輸出b的脈沖；當(dāng)key為高電平時(shí)，輸出a的脈沖。由此可知，本模塊滿足設(shè)計(jì)要求。圖219 鬧鐘模塊總體設(shè)計(jì)框圖如圖219所示為鬧鐘模塊總體設(shè)計(jì)框圖。本模塊主要由定時(shí)模塊、比較模塊組成，另外還有正常計(jì)時(shí)時(shí)間和定時(shí)時(shí)間輸出選擇切換模塊，連接基本數(shù)字鐘模塊的時(shí)、分、秒輸出，以及定時(shí)時(shí)間的時(shí)、分輸出，另一端連接動(dòng)態(tài)顯示模塊，通過(guò)外部按鍵來(lái)選擇基本時(shí)鐘或者是鬧鐘時(shí)間設(shè)定的顯示。定時(shí)控制模塊有復(fù)位鍵、調(diào)時(shí)調(diào)分切換鍵、累加鍵，來(lái)設(shè)定鬧鐘時(shí)間。如圖2221所示分別為定時(shí)模塊符號(hào)圖及RTL圖。輸入端口reset是定時(shí)模塊的復(fù)位信號(hào)，也是整個(gè)打鈴器的使能信號(hào)，低電平有效； k1是鬧鐘時(shí)間設(shè)定時(shí)、分切換按鍵，高電平時(shí)對(duì)時(shí)進(jìn)行調(diào)節(jié)，低電平時(shí)對(duì)分進(jìn)行調(diào)節(jié)；up_key是調(diào)整鬧鐘時(shí)間的累加按鍵，另一端接按鍵消抖模塊，每按一次計(jì)數(shù)加一；Q_tmpma、Q_tmpmb、Q_tmpha、Q_tmphb分別為鬧鐘時(shí)間的分低位、分高位、時(shí)低位時(shí)高位。圖220 定時(shí)模塊符號(hào)圖圖221 定時(shí)模塊RTL圖如圖222所示為定時(shí)模塊波形仿真圖。當(dāng)復(fù)位鍵為高電平、k1為低電平時(shí)，每按下一次up_key鬧鐘分低位就計(jì)一個(gè)數(shù)，計(jì)到9時(shí)向高位進(jìn)一，當(dāng)計(jì)到59時(shí)重新從0開(kāi)始計(jì)數(shù)；當(dāng)復(fù)位鍵為高電平、k1為高電平時(shí)，開(kāi)始對(duì)時(shí)計(jì)數(shù)，up_key每來(lái)一個(gè)脈沖時(shí)低位就計(jì)一個(gè)數(shù)，計(jì)到9時(shí)變?yōu)?，高位進(jìn)位，計(jì)到23時(shí)重新計(jì)數(shù)，由波形仿真克制此模塊滿足設(shè)計(jì)要求。圖222 定時(shí)模塊波形仿真圖如圖223所示為比較模塊設(shè)計(jì)框圖。設(shè)計(jì)思路為：將鬧鐘設(shè)定的時(shí)間與及時(shí)模塊的時(shí)間分別比較，即時(shí)高位、時(shí)低位、分高位、分低位分別進(jìn)行比較，若時(shí)間相等，則輸出高電平，輸出信號(hào)與1Hz時(shí)鐘信號(hào)相與，獲得的信號(hào)接蜂鳴器，可實(shí)現(xiàn)時(shí)隔一秒報(bào)警一次，報(bào)警時(shí)長(zhǎng)為一秒。圖223 比較模塊設(shè)計(jì)框圖如圖224所示為比較模塊符號(hào)圖。Clk0為比較模塊的時(shí)鐘，接200分頻器輸出的1Hz時(shí)鐘信號(hào)；QH_B[3..0]為時(shí)鐘的時(shí)高位，QH_A[3..0]為時(shí)鐘的時(shí)低位，QMB[3..0]為時(shí)鐘的分高位，QM_A[3..0]為時(shí)鐘的分低位；HARM_B[3..0]為鬧鐘時(shí)間的時(shí)高位，HARM_A[3..0]為鬧鐘時(shí)間的時(shí)低位，MARM_B[3..0]為鬧鐘時(shí)間的分高位，MARM_A[3..0]為鬧鐘時(shí)間的分低位；SPEAK為比較模塊的輸出，接報(bào)警時(shí)長(zhǎng)設(shè)定模塊的輸入。圖224 比較模塊符號(hào)圖如圖225所示為比較模塊波形仿真圖。給clk0一定時(shí)鐘，設(shè)定鬧鐘時(shí)間時(shí)高位為1，時(shí)低位為2，分高位、分低位都為0，即鬧鐘時(shí)間為十二點(diǎn)整,；首先設(shè)定時(shí)鐘模塊的時(shí)高位設(shè)定為1，時(shí)低位為1，分高位為5，分低位為9，即十一點(diǎn)五十九分，再設(shè)定為十二點(diǎn)整；由波形仿真圖可知，當(dāng)時(shí)鐘時(shí)間由十一點(diǎn)五十九分變?yōu)槭c(diǎn)整時(shí)，speak輸出時(shí)鐘波形，可知比較模塊的設(shè)計(jì)滿足要求。圖225 比較模塊波形仿真圖如表21所示為學(xué)校作息時(shí)間。學(xué)校作息時(shí)間分為春季和夏季之分，上課下課時(shí)間共包括46個(gè)時(shí)間點(diǎn)，將此寫入程序中，當(dāng)時(shí)鐘時(shí)間與這些時(shí)間相同時(shí)，輸出高電平，與時(shí)鐘信號(hào)相與，作為報(bào)警模塊的輸入。表21 學(xué)校作息時(shí)間作息時(shí)段春季作息時(shí)間夏季作息時(shí)間上課下課上課下課上午08:3009:1508:3009:1509:1510:1009:1510:1010:2011:0510:2011:0511:1512:0011:1512:00下午13:3014:1514:0014:4514:2515:1014:5515:4015:2016:0515:5016:3516:1517:0016:4517:30晚上18:3019:1519:0019:4519:2520:1019:5520:4020:2021:0520:5021:3522:0022:00圖226 打鈴模塊設(shè)計(jì)框圖 如圖226所示為打鈴模塊設(shè)計(jì)框圖。模塊包括作息選擇和時(shí)間比較部分，其設(shè)計(jì)思路為：通過(guò)k3進(jìn)行春夏作息時(shí)間選擇，將時(shí)鐘的時(shí)高位、時(shí)低位、分高位、若相等，則Q_Y輸出高電平，否則輸出低電平。圖227 打鈴模塊符號(hào)圖如圖227所示為打鈴模塊符號(hào)圖。K3為切換春夏作息時(shí)間的按鍵，當(dāng)K3為高電平時(shí)選擇春季作息時(shí)間，方為低電平時(shí)選擇夏季作息時(shí)間；Q_HB[3..0]接時(shí)鐘時(shí)間的時(shí)高位，Q_HA[3..0]接時(shí)鐘時(shí)間的時(shí)低位，Q_MB[3..0]接時(shí)鐘時(shí)間的分高位，Q_MA[3..0]接時(shí)鐘時(shí)間的時(shí)低位；Q_Y為打鈴模塊的輸出，接報(bào)警模塊的輸入。圖228 打鈴模塊波形仿真圖如圖228所示為打鈴模塊波形仿真圖。可以看出：當(dāng)K3為高電平時(shí)，選擇春季作息時(shí)間，當(dāng)時(shí)鐘時(shí)間由八點(diǎn)二十九分跳變?yōu)榘它c(diǎn)三十分時(shí)，Q_Y由低電平變?yōu)楦唠娖剑藶榇杭咀飨r(shí)間上午的的八點(diǎn)三十分；當(dāng)K3為低電平時(shí)，選擇夏季作息時(shí)間，當(dāng)時(shí)鐘時(shí)間由八點(diǎn)二十九分跳變?yōu)榘它c(diǎn)三十分時(shí)，Q_Y由低電平變?yōu)楦唠娖剑藶橄募咀飨r(shí)間上午的八點(diǎn)三十分；當(dāng)K3為高電平時(shí)，選擇春季作息時(shí)間，當(dāng)時(shí)鐘時(shí)間由十三點(diǎn)二十九分跳變?yōu)槭c(diǎn)三十分時(shí)，Q_Y由低電平變?yōu)楦唠娖剑藶榇杭咀飨r(shí)間下午的十三點(diǎn)三十分；當(dāng)K3為低電平時(shí)，選擇夏季作息時(shí)間，當(dāng)時(shí)鐘時(shí)間由十三點(diǎn)五十九分跳變?yōu)槭狞c(diǎn)整時(shí)，Q_Y由低電平變?yōu)楦唠娖剑藶橄募咀飨r(shí)間下午的十四點(diǎn)整。由此可知打鈴模塊滿足設(shè)計(jì)要求。報(bào)警模塊主要包括報(bào)警時(shí)長(zhǎng)設(shè)定模塊和蜂鳴器發(fā)生模塊，實(shí)現(xiàn)學(xué)校作息時(shí)間報(bào)時(shí)和鬧鐘報(bào)警的功能。如圖22230所示分別為報(bào)警時(shí)長(zhǎng)設(shè)定模塊符號(hào)圖和RTL圖。其中Reset為復(fù)位端，低電平有效；up_key為調(diào)節(jié)報(bào)警時(shí)間的按鍵，時(shí)長(zhǎng)可從一秒調(diào)至十五秒，連