基于fpga的自動調焦電路設計及實現畢業論文-資料下載頁

　　

【正文】 VCCA_PLL2154VCCINT191VCCINT110VCCINT90VCCINT72VCCINT211VCCINT229GND190G N D2 1 0G N D2 3 2GND171GND142G N D2 1 2GND129GND111GND69G N D1 9 2G N D2 3 0GND40GND109GND10GND52GND71GND89GND91V C C I O 15 1V C C I O 12 2V C C I O 21 8 9V C C I O 22 3 1V C C I O 22 0 9V C C I O 19V C C I O 49 2V C C I O 47 0V C C I O 41 1 2V C C I O 31 5 7V C C I O 31 3 0V C C I O 31 7 2U 2 0 0 CE P 1 C 6 Q 2 4 0 C 8 N+ 3 . 3 V+ 1 . 5 VD G N DD G N D圖 FPGA 電源電路 視頻輸入處理器及系統在本設計中視頻輸入處理器使用 Philips 公司的 SAA7111AHZ 芯片。 SAA7111AHZ 芯片簡介SAA7111AHZ 是 Philips 公司生產的可編程視頻處理器。該芯片集 A/D 與解碼功能于一身，片內附有鎖相、自動鉗位、自動增益控制、時鐘產生、多制式解碼等電路，另外，SAA7111AHZ 還可對亮度、對比度和飽和度進行控制。它既能支持 PAL 電視制式，又可支持 NTSC 電視制式。SAA7111AHZ 內部含有 I2C 接口，可通過 I2C 總線對 SAA7111AHZ 的工作方式進行設定。SAA7111AHZ 的場同步信號 VREF、行同步信號 HREF、奇偶場信號 RESO，象素時鐘信號 LLC2 都可由引腳直接引出，從而可省去時鐘同步電路，其可靠性和方便性也有了很大的提高，故可廣泛地應用于放映機、數字電視、DVD錄像機和游戲機等系統中 [31]。 SAA7111AHZ 的內部功能方框圖如圖 所示。圖中，從 SAA7111AHZ的四個模擬輸入端 AI1AI1AI21 、AI22 的某一引腳輸入的視頻圖像信號經模擬處理后，一路可通過緩沖器輸出到 AOUT 端用于監視，另一路經 A/D轉換器后則產生數字色度信號和亮度信號。在分別進行亮度信號處理和色度信號處理后，其亮度信號處理結果的一路將送到色度信號處理器進行綜合處理，產生的 Y 和 UV 信號經格式化后從 VPO (16 位)輸出；另一路則進入同步分離器，并經數字 PLL 產生相應的行和場同步信號 HS 和 VS，同時，PLL 將驅動時鐘發生器，以產生 HS 鎖定的時鐘信號 LLC 和 LLC2。SAA7111AHZ 的所有功能均是在 I2C 總線控制下完成的，其中 SCL 為串行時鐘，SDA 為串行數據信號。色度信號處理電路和亮度 、 對比度 、 飽和度控制電路U VC / C V B S Y亮度信號處理電路YYY / C V B S同步信號分離電路L F C 0邊界掃描測試控制時鐘發生上電控制I I C 總線控制I I C 總線接口Y U V R G B轉換和輸出格式控制模擬處理控制C O N模擬處理模擬轉換A D 1 A D 2A O U TA I 1 1A I 1 2A I 2 1A I 2 2T D IT C KT M ST R S KT D OV SH SV R E F R T S 0 R T S 1 R T C O X T A L X T A L 1V P O ( 9 1 5 )P E YH R E FA O U TS D AS C LL L C 2C R E FL L CR E S圖 SAA7111AHZ 功能圖 SAA7111AHZ 的應用電路SAA7111AHZ 的應用電路圖是根據設計要求，參照其引腳信息與參考電路圖設計的。圖 所示為 SAA7111AHZ 的參考電路圖 [32]。圖 SAA7111AHZ 參考電路圖圖 所示為 SAA7111AHZ 的應用電路圖。圖中，AI11 為模擬視頻輸入端，連接 10nF 的電容和 75Ω 后輸入SAA7111AHZ 的 12 腳 AI11，其余三路模擬輸入接地。 的晶振及其附屬電路與 555 腳相連。在芯片電源附近設置 100nF 和 10uF 的濾波電容。芯片的輸出信號 VPO0VPO15 以及場同步 VREF、行同步 HS、LLC 時鐘、1/2LLC 時鐘等同步信號和 SDA、SCL 兩條 I2C 總線控制信號均與 FPGA 的 I/O接口相連。圖 SAA7111AHZ 應用電路圖 視頻輸出處理器及系統在本設計中視頻輸出處理器使用 Philips 公司的 SAA7120 芯片。 SAA7120 芯片簡介SAA7120是Philips 公司的一款用于數字視頻編碼的芯片，它能將數字亮度信號和色差信號編碼成模擬CVBS 信號或Svideo 信號。它支持 NTSC、PAL制及其子標準，支持所有標準的隔行和逐行掃描操作。輸入信號可以是YCbCr（CCIR656 ）或MPEG解碼數據，對Y 、C 、和 CVBS有三個數模轉換器。基本編碼功能有副載波生成、彩色調制和同步信號內插 [28]。SAA7120的內部結 [29]。　SAA7120的內部結構圖SAA7120主要有以下特點：（1）可以接受多種類型的輸入數據，如 MPEG 數據流（8bit）和 CCIR656 數據流等；（2）外部處理器通過 I2C 總線對芯片進行串行方式控制。對該芯片的控制，就是對芯片內部寄存器的設置，也就是完成對 SAA7120 的工作屬性的設置；（3）輸出數據的格式有兩種：復合視頻圖像信號 CVBS 或分離視頻信號Svideo。輸出的制式可以為 NTSC 制或 PAL 制，支持隔行掃描和逐行掃描方式，并具有 Y、C 和 CVBS 三個信號的數模轉換器；（4）基本編碼功能包括副載波生成、彩色調制和同步信號內插；（5）主從兩種工作方式。從模式時，電路接收來自雙向 RCV 口的行、場同步脈沖，控制 MP（n）的時序和觸發時間。主模式時，電路的時基是連續自由運行的，芯片的 RCV 口輸出場同步 VS 和行同步 HS 脈沖作為 MP 口的相位參考，極性可選 [15]。 SAA7120 的應用電路圖 所示為 SAA7120 參考電路圖 [33]。圖 SAA7120 參考電路圖根據 SAA7120 的參考電路圖和引腳信息，設計 SAA7120 應用電路圖如圖。C 81 0 u FC 91 0 u FD G N D+ 3 . 3 VC 40 . 1 u FA G N D+ 3 . 3 VC 11 0 p FC 21 0 p FC 31 n FY 12 7 M H zL 10 . 1 u HA G N DX T A L IX T A L OC 1 00 . 1 u FC 1 10 . 1 u FC 50 . 1 u FC 60 . 1 u FC 70 . 1 u Fr e s1S P2A P3L L C4V s d d 15V d d d 16R C V 17R C V 28M P 79M P 61 0M P 51 1M P 41 2M P 31 3M P 21 4M P 11 5M P 01 6V d d d 21 7V s d d 21 8R T C 11 9r e s2 0S A2 1r e s2 2r e s2 3C2 4V d d a 12 5r e s2 6Y2 7V d d a 22 8r e s2 9C V B S3 0V d d a 33 1V s s a 13 2V s s a 23 3X T A L 03 4X T A L 13 5V d d a 43 6X C L K3 7V s s d 33 8V d d d 33 9R E S E T4 0S C L4 1S D A4 2T T X R Q4 3T T X4 4A 4S A A 7 1 2 0X T A L IX T A L O+ 3 . 3 V+ 3 . 3 V+ 3 . 3 V+ 3 . 3 V+ 3 . 3 V+ 3 . 3 V+ 3 . 3 VD G N DD G N DD G N DA G N DR 14 . 7R 31 0R 51 0R 27 5R 47 5R 67 5A G N DU C V B S U Y U CC V B S Y CC V B SYC1234J P 2U C V B SU CU YA G N DP D 7P D 6P D 5P D 4P D 3P D 2P D 1P D 0L L CR C V 1R C V 2R E S E T 2 0S C LS D AD G N DD G N DD G N D圖 SAA7120 應用電路圖SAA7120的像素時鐘從LLC腳引入，RCV1和RCV2分別接收場同步和行同步信號，在本設計中LLC時鐘及行場同步均可使用SAA7111AHZ芯片的相應輸出。數據輸入口MP7MP0 、I 2C總線接口SDA和SCL都與FPGA的I/O口相連。 其他電路設計除上述主要系統外，本設計還包括電源電路、LED 指示燈電路、外置RAM 電路、串口電路等。 電源電路本設計中 SAA7111AHZ、SAA7120 等主要芯片的供電電壓為，Cyclone EP1C6Q240C8N 型 FPGA 的供電電壓分別為 和 。本設計分別使用 [30]和 [30]將 5V 電壓轉換為 和。其電路參見圖 。+ 3 . 3 V+ 1 . 5 V+ 5 V+ 5 VG N D1I N3O U T2O U T4U 1 3R E G 1 1 1 7 3 . 3G N D1I N3O U T2O U T4U 4R E G 1 1 1 7 1 . 5C 5 61 0 4C 5 71 0 U FC 5 81 0 U FC 5 91 0 4C 6 01 0 4C 6 11 0 U FC 6 21 0 U FC 6 31 0 4D G N DD G N D圖 電源電路 外置 RAM 電路為方便拓展系統功能，本設計配屬了兩塊外置 RAM。本設計使用 ISSI 公司的 IS61LV51216AL[34]型 RAM 芯片。該 RAM 芯片存儲空間為 512k16bit，最高讀寫速度為 1012ns，供電電壓為 。其電路各地址與數據接口均與 FPGA 的 I/O 口相連。電路圖如圖 所示。N C4 4N C4 3N C2N C4 2A 03A 1 84 1A 14A 1 74 0A 25A 1 63 9A 36A 1 53 8A 47O E3 7C E8I O 73 6I O 09I O 63 5I O 11 0G N D3 4V d d1 1V d d3 3G N D1 2I O 53 2I O 21 3I O 43 1I O 31 4A 1 43 0W E1 5A 1 32 9A 51 6A 1 22 8A 61 7A 1 12 7A 71 8A 1 02 6A 81 9N C2 5A 92 0N C2 4N C2 1N C2 3N C2 2N C1A 1 0R A MN C4 4N C1N C4 3N C2N C4 2A 03A 1 84 1A 14A