通信工程畢業設計-基于fpga的出租車計費系統的設計-wenkub.com

　 　

【正文】 when 01100=D=f6。 when 01000=D=f2。 end case。 when 10111=D=ch。 when 10011=D=cd。 when 01111=D=c9。 when 01011=D=c5。 長沙學院畢業設計 (論文 ) 27 when 00111=D=c1。 when others =D=00100000。 when 10110=D=bg。 when 10010=D=bc。 when 01110=D=b8。 when 01010=D=b4。 if t=2 then // 寫第二行 // case q is when 00110=D=b0。 when 11001=D=aj。 when 10101=D=af。 when 10001=D=ab。 when 01101=D=a7。 when 01001=D=a3。039。 end if。 // 第一行首地址 // when 01=D=11000000。039。 // 輸入方式設置 // end if。039。039。 // 清屏 // end if。039。039。 end if。 // 循環到下一行顯示的指令操作 // else q=q+1。 end if。EVENT AND clk=39。 ARCHITECTURE a OF lcd IS SIGNAL t : STD_LOGIC_vector(1 downto 0)。 c0,c1,c2,c3,c4,c5,c6,c7,c8,c9,ca,cb,cc,cd,ce,cf,cg,ch,ci,cj : IN STD_LOGIC_vector(7 downto 0)。 USE 。本文設計的出租車計費器具備了 LCD 顯示、計價標準設定、按不同計價標準自動計費、統計功能、模擬車輪驅動等功能。這些都說明可編程器件已成為現在及未來很長一段時間的主流，用它來實現出租車計費系 統可以省去很多外圍電路，穩定，簡單有效，可以設計出更多強大的功能，提高產品競爭力。秒跟分的關系為 3 進制，即 W為 2時就歸 0。 長沙學院畢業設計 (論文 ) 20 第 4 章 設計仿真驗證 LCD 驅動程序 仿真 圖 LCD驅動模塊仿真圖 從圖中可以看出，我已經對使能信號端 e做了優化，使其只有當數據端信號 穩定不發生跳變時才對數據進行讀寫操作，以此來防止寫入不可靠的數據，造成錯誤。 CF 為總費用的輸入端，當 STOP 端接到停止計費的信號后就自動累計一次乘客總數和營運額總數，輸出給顯示模塊。每走完一公里就給 clk 端一個信號，自動計費模塊根據不同狀態自動計費一次， S_P 是啟動和 長沙學院畢業設計 (論文 ) 18 停止的輸入端，它一方面控制計費的開始和停止，另一方面起到清零作用，且只當啟動的瞬間才清零，為了保持住在屏幕上的數值。 （ 13） NSHI：深夜過 10 公里后加收費設定模塊，根據上海標準深夜 23： 00 到凌晨5： 00 之間要加收 30%的費用。 （ 11） NSAN：深夜每公里費用設定模塊，根據計費標準深夜 23： 00 到凌晨 5： 00之間要加收 30%的費用。可以在 0到 7分鐘內每次加減 1分鐘進行設定。 passout 為密碼是否正確的輸出端，正確時輸出 1到選擇端，進行參數設置。當按下鍵后起初以 1Hz 進行加，按住 4 秒后變為 4Hz 的速度進行加減。 （ 3） SET：設置選擇模塊，當 Pass 端為 1 時才可以進行選擇操作， an 為按鍵輸入端， setout 為輸出端從 000 到 111 給選通模塊分別代表不同設置選項。 Setmux 是設定選通模塊用于選通加減鍵給需要設定的模塊（ U 為加 ， D 為減）。所以說將來的計費器應當具備靈活的計價 標準設定功能。清零端 clr 則通過下次按下計費啟動鍵的瞬間清零，因為計費停止后還要保持顯示輸出，讓顧客和司機可以清楚地看到所有計費信息。輸出端 p 的每個上升沿都代表計了 1km。 計程模塊 計程模塊如圖 所示，計算出租車行駛路程，每行駛一公里輸出端 jc 就發出一個上升沿給計程計時選通模塊。 圖 車速比較模塊 計時模塊 圖 計時模塊 計時模塊如上圖 。上面 up 和 down 用來增加和減少速度，輸出兩個，一個給電動機驅動器，另一個給計程模塊。現在將 分成每 200 個方波為 1份，然后對其調頻，比如說 30km/h 則讓 200 個方波當中的 30 個方波通過，其余都為高電平，采用這種方法就可以輕松實現調頻，控制電動機的轉速。 電機驅動模塊設計 為了演示更為直觀，可以用步進電機來模擬出租車的車輪運動，其硬件部分主要由步進電機驅動器和步進電機組成，如圖 所示。 （ 5） DDRAM 地址設置 表 DDRAM 地址設置 功能：設置 DDRAM 地址。 （ 3）顯示開關控制 表 顯示開關控制 功能：設置顯示、光標及閃爍開、關。 圖 MDLS系列字符型 LCM電路框圖 此液晶模塊有 16個引腳，各引腳功能說明如表 所示： 表 MDLS 系列字符型液晶引腳說明 引腳號 符號 狀態 功能 1 Vss 電源地 長沙學院畢業設計 (論文 ) 10 2 Vdd +5V邏輯電源 3 V0 液晶驅動電源 4 RS 輸入 寄存器選擇 1：數據； 0：指令 5 R/W 輸入 讀、寫操作選擇 1：讀； 0：寫 6 E 輸入 使能信號 7 DB0 三態 數據總線（ LSB） 8 DB1 三態 數據總線 9 DB2 三態 數據總線 10 DB3 三態 數據總線 11 DB4 三態 數據總線 12 DB5 三態 數據總線 13 DB6 三態 數據總線 14 DB7 三態 數據總線（ MSB） 15 A 背光燈 +5 16 K 背光燈 GND 指令集控制 HD44780 共有 11 條控制指令，我們只要對其中的 6 條指令進行控制就可以成功的顯示字符。 HD44780 是字符型 LCM 的控制器，分為控制部分和驅動部分。 LCD 顯示模塊包括 LCD 驅動部分、 LCD 選通部分、 LCD 譯碼部分、二進制轉 BCD 碼部分，最終界面上會顯示時鐘、車速、等待時間、行駛路程、橋路費或電調費、總費用、開始計費和停止、參數設定菜單以及營運額統計等。 首先由電動機驅動模塊控制步進電機運轉來模擬出租車車輪，速度值通過車速比較 器判斷是否低于 12km/h,如低于 12 km/h 則進入計時狀態（依照預設值每 5 分鐘計為1km），如果高于 180km/h 則發出車速過高的聲光報警，車速在 12 到 180km/h 之間的則進入計程狀態，根據車輪的大小不同每 km 計的次數也不同，計程和計時通過選通模塊自動選擇輸出到自動計費模塊，計程和計時同一時刻只會有一個處于運行狀態。 傳統計費器的不足可以體現在以下幾點： （ 1）產品更新周期長 （ 2）計價方式的不靈活 （ 3）顯示方式的不靈活 考慮到目前出租車行業 迅猛發展的趨勢以及對計費器更高的靈活性要求，本設計希望嘗試一些新的方法來予以解決。如圖 所示。 （ 4） 第三方 EDA 工具設定，包括設計輸入與綜合工具、仿真工具、時序分析工具等，默認為 Quartus II 自帶的仿真器、綜合器以及時序分析器。 Quartus II 設計流程： （ 1） 設計輸入：完成期間的硬件描述，包括文本編輯器、塊與符號編輯器、MegaWizard 插件管理器、約束編輯器和布局編輯器等工具； （ 2） 綜合：包括分析和綜合器以、輔助工具和 RTL 查看器等工具； （ 3） 布局連線：將設計綜合后的網表文件映射到實體器件的過程，包括 Fitter 工具、約束編輯器、布局圖編輯器、芯片編輯器和增量布局連線工具； （ 4） 仿真： Quartus II 提供了功能仿真和時序仿真兩種工具； （ 5） 器件編程與配置：包括四種編程模式，即被動串行模式、 JTAG 模式、主動串行模式和插座內編程模式 [6]。VHDL 的程序結構特點是將一項工程設計，或稱設計實體（可以是一個元件，一個電路模塊或一個系統）分成外部（或稱可是部分 ,及端口 )和內部（或稱不可視部分），既涉及實 體的內部功能和算法完成部分。現在， VHDL 和 Verilog 作為 IEEE 的工業標準硬件描述語言，又得到眾多 EDA 公司的支持，在電子工程領域，已成為事實上的通用硬件描述語言。 1987 年 底， VHDL 被 IEEE 和美國國防部確認為標準硬件描述語言。這樣，同一片 FPGA，不同的編程數據，可以產生不同 的電路功能。 加電時， FPGA 芯片將 EPROM 中數據讀入片內編程 RAM 中，配置完成后， FPGA 進入工作狀態。 可以說， FPGA 芯片是小批量系統提高系統集成度、可靠性的最佳選擇之一。 （ 2） FPGA 可做其它全定制或半定制 ASIC 電路的中試樣片。 FPGA 簡介 FPGA 是英文 Field Programmable Gate Array 的縮寫，即現場可編程門陣列，它是在 PAL、 GAL、 EPLD 等可編程器件的基礎上進一步發展的產物。 EDA 技術發展迅猛，完全可以用日新月異來描述。日本、韓國都有 ASIC 設計工具，但不對外開放 。 中國 EDA市場已漸趨成熟，不過大部分設計工程師面向的是 PC 主板和小型 ASIC 領域，僅有小部分（約 11%）的設計人員 開 發復雜的片上系統器件。 80 年代為計算機輔助工程(CAE)階段。在計費系統的實現一章中，介紹了計費系統的相關外圍電路，使系統更完善。 采用軟件仿真方法對計費系統進行仿真，模 擬電動機輸出信號，設置初始值，得出仿真波形并進行觀察。而語言描述可以精確和簡練地 表示電路的邏輯功能，現在可編程器件的設計過程中廣泛使用。目前，業界大量可編程邏輯器件，尤其是現場可編程器件被大量地應用在集成電路的制作當中 [2]。該系統在不改變硬件電路的前提下，具有可以重構系統的功能；采用完全相同電路結構，只要根據各地區的要求在 VerilogHDL 程序中設置各參數，就可以適應各地區出租車不同計費標準的需要，還可以根據各地區需求增加其他功能 [1]。同時還要求其具有車票打印、語音報話識別、電腦串行通信及稅控等功能 。出租車計價器是出租車營運收費的專用智能化儀表，是出租車市場規范化 、標準化以及減少司機與乘客之間發生糾紛的重要設備。簡述了出租車計費器系統的組成及工作原理，以 及在 EDA 平臺上用單片 CPLD 器件構成該數字系統的設計思想和實現過程。長 沙 學 院 CHANGSHA UNIVERSITY 畢業設計 資料 設計 題目： 基于 FPGA 的出租車 計費系統的設計 系 部： 電子與通信工程系 專 業： 通信工程 學 生 姓 名：